哪个网站上可以做初中数学题,网站建设考级,生物科技公司网站模板,网站程序包括数据库和网页程序计算机体系结构分类
Flynn分类法
根据不同的指令流数据流组织方式分类单指令流但数据流SISD,单处理器系统单指令多数据流SIMD#xff0c;单指令流多数据流是一种采用一个控制器来控制多个处理器#xff0c;同时对一组数据#xff08;又称“数据矢量”#xff09;中的每一…计算机体系结构分类
Flynn分类法
根据不同的指令流数据流组织方式分类单指令流但数据流SISD,单处理器系统单指令多数据流SIMD单指令流多数据流是一种采用一个控制器来控制多个处理器同时对一组数据又称“数据矢量”中的每一个分别执行相同的操作从而实现空间上的并行性的技术。并行处理器阵列处理机超级向量处理机多指令流单数据流MISD,被证明不可能至少是不实际理论模型未形成产品。多指令流多数据流MIMD,多处理机系统多计算机能够实现作业、任务、指令等各级全面并行科学计算机对运算速度要求高数据库计算机对内存容量、存取速度要求高网络计算机对IO速度要求高
指令系统
CISC,复杂指令集计算机指令数量多使用频率差别大可变长格式支持多种寻址方式使用微程序控制技术实现RISC精简指令集计算机指令数量少使用频率接近定长格式大部分为单周期指令操作寄存器只有Load/Store操作内存支持的寻址方式少增加了通用寄存器硬布线逻辑控制为主采用流水线优化编译有效支持高级语言关键技术重叠寄存器窗口技术超流水和超标量技术等指令包括两个部分操作码和操作数操作码的位数可以计算出指令的数量指令流水线的的操作周期是流水线中最慢的操作的时间指令顺序执行和流水执行流水执行时总时间等于操作周期*n-1 t一条指令时间吞吐率 指令数/(执行的总时间)
总线
计算机设备和设备之间传输信息的公共数据通道总线上的所有设备共享
总线的分类
数据总线用来传送数据双向DB的宽度决定了设备之间每次交换数据的位数地址总线用于传送CPU发出的地址信息是单向的传送地址的目的是指明与CPU交换信息的内存单元或IO设备。地址总线的宽度决定了CPU的最大寻址能力34位的地址总线允许16GB的内存控制总线用来传送控制信号、时序信号和状态信息等每一根线是单向的但是总体是双向的
常见总线
PCI总线用于将显卡、声卡、网卡和硬盘控制器等告诉外围设备直接挂在CPU总线上其负责CPU和外围设备的通信即插即用通过在PCI上插上网卡可以组件局域网可以组建多处理机系统STD规模较小面向工业控制的8位系统总线交叉开关将各个CPU连接成动态互联网络组成多处理机系统Centronic总线属于外部总线用于计算机连接打印机ISA总线工业标准总线支持16位I/O设备PCI Express总线点对点串行连接速度很快前段总线FSB,将CPU连接到北桥芯片的总线北桥芯片负责联系内存显卡等数据吞吐量大的部件并于南桥芯片连接FSB对计算机整体性能作用很大。RS-232C一条串行外总线传输线比较少全双工通信SCSI总线小型计算机系统接口是一条并行外总线广泛用于连接软硬磁盘、光盘、扫描仪等SATA,串行ATA,用作主板和大量存储设备之间的数据传输具有纠错能力USB,通形串行总线自带电源即插即用支持热插拔IEEE-1394,高速串行外总线可提供电源IEEE-488总线
计算机系统硬件基本组成
中央处理单元CPU
计算机系统的核心部件负责获取程序指令对指令进行译码并加以执行程序控制CPU通过执行指令来控制程序的执行顺序操纵控制一条指令功能的实现需要若干操作信号配合来完成CPU产生每条指令的操作信号并将操作信号送往对应的部件控制相应的部件按指令的功能要求进行操作时间控制CPU对各种操作进行时间上的控制即指令执行过程中操作信号的出现时间持续时间以及出现的时间顺序都需要进行严格控制数据处理CPU通过对数据进行算数运算以及逻辑运算等方式进行加工处理数据加工处理的结果被人们利用所以数据的加工处理也是CPU最根本的任务CPU还需要对系统内部和外部的终端异常做出响应进行相应的处理。CPU主要由运算器控制器寄存器和内部总线等部件组成运算器由算术逻辑单元ALU,累加寄存器数据缓冲寄存器和状态条件寄存器等组成所进行的全部操作都是由控制器发出的控制信号来指挥的主要功能有执行算数和执行逻辑运算算术逻辑单元负责处理数据实现对数据的算数运算和逻辑运算累加寄存器AC简称累加器通用寄存器其功能是为ALU提供一个工作区比如执行减法操作时先将被减数取出暂存AC中然后从内存中取出减数同AC中的内容相减结果送回AC至少有一个数据缓冲寄存器DR,用DR暂存由内存储器读写的一条指令或一个数据字主要作用作为CPU和内存外设之间数据传送的中转站作为CPU和内存外设之间操作速度上的缓冲状态条件寄存器PSW保存算数指令和逻辑指令的各种条件码内容比如进位溢出结果为0等控制器用于控制整个CPU的工作包括指令控制时序控制总线控制和中断控制。指令寄存器IR,执行一条指令时从内存储器中取出缓冲寄存器然后送入IR中指令译码器根据IR的内容产生各种微操作指令。程序计数器PC,PC具有寄存器和计数两种功能用于存储下一条指令的地址地址寄存器AR保存当前CPU访问的内存单元地址指令译码器ID,对指令中的操作码进行分析解释32位处理器能同时处理32为数据,寄存器也是32位的数据总线的宽度32位
存储系统
主存储器主板上的存储器与CPU直接与沟通存放正在使用的数据和程序内存只用于暂时存放程序和数据一旦断电分为RAM和ROMRAM可读可写ROM只读不写。主存与CPU之间的硬连接有三组连线地址总线数据总线控制总线。高速缓冲存储器Cache,使用SRAM计数比RAM更快它保存主存的一个子集它与主存之间的数据交换是以块为单位地址映射即是应用某种方法把主存地址定位到Cache中位于CPU和主存储器之间的一级存储器如果高速缓存命中率t内存读取时间m,缓存读取时间n则平均读写时间nt 1-t* m,计算高速缓存和主存映射关系是需要把地址分为块号和块内地址寄存器是中央处理器内的组成部分读写速度也是最高的用来暂存指令数据和地址。存储器的访问方式分为按照地址访问和按照内容访问按寻址方式分为随机存储器RAM,顺序存储器SAM,磁带直接存储器DAM,磁盘对磁道随机对磁道内顺序。相联存储器按内容访问的存储器ROM只读存储器断电后数据不会丢失RAM随机存储器断电后数据消失主存由ROM和RAM共同组成CPU不能直接访问硬盘要经过主存RAID,廉价冗余磁盘阵列RAID0-RAID6,RAID0 是一种简单的、无数据校验的数据条带化技术。实际上不是一种真正的 RAID 因为它并不提供任何形式的冗余策略。 RAID0 将所在磁盘条带化后组成大容量的存储空间如图 2 所示将数据分散存储在所有磁盘中以独立访问方式实现多块磁盘的并读访问。由于可以并发执行 I/O 操作总线带宽得到充分利用。再加上不需要进行数据校验RAID0 的性能在所有 RAID 等级中是最高的。理论上讲一个由 n 块磁盘组成的 RAID0 它的读写性能是单个磁盘性能的 n 倍但由于总线带宽等多种因素的限制实际的性能提升低于理论值。RAID0 具有低成本、高读写性能、 100% 的高存储空间利用率等优点但是它不提供数据冗余保护一旦数据损坏将无法恢复。 因此 RAID0 一般适用于对性能要求严格但对数据安全性和可靠性不高的应用如视频、音频存储、临时数据缓存空间等。RAID1 称为镜像它将数据完全一致地分别写到工作磁盘和镜像 磁盘它的磁盘空间利用率为 50% 。 RAID1 在数据写入时响应时间会有所影响但是读数据的时候没有影响。 RAID1 提供了最佳的数据保护一旦工作磁盘发生故障系统自动从镜像磁盘读取数据不会影响用户工作。工作原理如图 3 所示。RAID1与RAID0刚好相反是为了增强数据安全性使两块磁盘数据呈现完全镜像从而到安全性好、技术简单、管理方便。RAID1拥有完全容错的能力但实现成本高。RAID1应用于对顺序读写性能要求高以及对数据保护极为重视的应用如对邮件系统的数据保护。RAID2 称为纠错海明码磁盘阵列其设计思想是利用海明码实现数据校验冗余。海明码是一种在原始数据中加入若干校验码来进行错误检测和纠正的编码技术其中第 2n 位 1, 2, 4, 8, … 是校验码其他位置是数据码。因此在 RAID2 中数据按位存储每块磁盘存储一位数据编码磁盘数量取决于所设定的数据存储宽度可由用户设定。图 4 所示的为数据宽度为 4 的 RAID2 它需要 4 块数据磁盘和 3 块校验磁盘。如果是 64 位数据宽度则需要 64 块数据磁盘和7块校验磁盘。可见RAID2的数据宽度越大存储空间利用率越高但同时需要的磁盘数量也越多。海明码自身具备纠错能力因此 RAID2 可以在数据发生错误的情况下对纠正错误保证数据的安全性。它的数据传输性能相当高设计复杂性要低于后面介绍的 RAID3 、 RAID4和RAID5。但是海明码的数据冗余开销太大而且RAID2的数据输出性能受阵列中最慢磁盘驱动器的限制。再者海明码是按位运算RAID2数据重建非常耗时。由于这些显著的缺再加上大部分磁盘驱动器本身都具备了纠错功能因此RAID在实际中很少应用没有形成商业产品目前主流存储磁盘阵列均不提供 RAID2 支持。RAID3 图 5 是使用专用校验盘的并行访问阵列它采用一个专用的磁盘作为校验盘其余磁盘作为数据盘数据按位可字节的方式交叉存储到各个数据盘中。RAID3至少需要三块磁盘不同磁盘上同一带的数据作 XOR 校验校验值写入校验盘中。RAID3完好时读性能与RAID0完全一致并行从多个磁盘条带读取数据性能非常高同时还提供了数据容错能力。向RAID3写入数据时必须计算与所有同条带的校验值并将新校验值写入校验盘中。一次写操作包含了写据块、读取同条带的数据块、计算校验值、写入校验值等多个操作系统开销非常大性能较低。如果RAID3中某一磁盘出现故障不会影响数据读取可以借助校验数据和其他完好数据来重建数据。假如所要读取的数据块正好位于失效磁盘则系统需要读取所有同一条带的数据块并根据校验值重建丢失的数据系统性能将受到影响。当故障磁盘被更换后系统按相同的方式重建故障盘中的数据至新磁盘RAID4 与 RAID3 的原理大致相同区别在于条带化的方式不同。RAID4图6按照块的方式来组织数据写操作只涉及当前数据盘和校验盘两个盘多个 I/O 请求可以同时得到处理提高了系统性能。 RAID4 按块存储可以保证单块的完整性可以避免受到其他磁盘上同条带产生的不利影响。RAID4在不同磁盘上的同级数据块同样使用 XOR 校验结果存储在校验盘中。写入数据时RAID4按这种方式把各磁盘上的同级数据的校验值写入校验 盘读取时进行即时校验。因此当某块磁盘的数据块损坏RAID4可以通过校验值以及其他磁盘上的同级数据块进行数据重建。RAID5 应该是目前最常见的RAID等级它的原理与RAID4相似区别在于校验数据分布在阵列中的所有磁盘上而没有采用专门的校验磁盘。对于数据和校验数据它们的写操作可以同时发生在完全不同的磁盘上。因此 RAID5 不存在 RAID4中的并发写操作时的校验盘性能瓶颈问题。另外RAID5还具备很好的扩展性。当阵列磁盘 数量增加时并行操作量的能力也随之增长可比RAID4支持更多的磁盘从而拥有更高的容量以及更高的性能。RAID5 图7的磁盘上同时存储数据和校验数据数据块和对应的校验信息存保存在不同的磁盘上当一个数据盘损坏时系统可以根据同一条带的其他数据块和对应的校验数据来重建损坏的数据。与其他 RAID 等级一样重建数据时 RAID5 的性能会受到较大的影响。存储器中数据常用的存储有顺序存取直接存取随机存取相联存取随机和相连的存取时间和数据的位置无关
数据表示
计算机中的加减法使用补码可以实现符号位也一起参与计算结果的符号位和进位标志异或如果为1说明溢出简化了计算机运算部件的设计减法可以用加负数实现浮点数的表示阶符阶码数符尾数如果浮点数的阶码使用R位的移码表示尾数用M位的补码表示则范围是-1 * 2(2(R-1)-1)到(1-2(-(M-1)))*2(2^(R-1)-1)海明码 mk1 2^k如果码距离为d,d-1位的错误可以检查出来,d/2位的错误可以纠正对于某种长度的错误串要纠正错误就要用比仅仅检查它多一倍的冗余位
程序
程序局部性原理指程序在一段时间内访问相对较小的一段地址空间时间局部性和空间局部性
寻址方式
立即寻址指令的地址字段指出的不是操作数的地址而是操作数本身直接寻址指令格式的地址字段中直接指出操作数在内存中的地址只需根据地址字段中的值即可访问内存读取到操作数间接寻址指令格式的地址字段指向内存中的位置存放的是操作数的地址需要两次访问内存才能得到操作数寄存器寻址指令格式的地址字段是寄存器的编号从寄存器中取操作数寄存器相对寻址指令格式的地址字段是寄存器的编号寄存器中的内容是操作数内存的地址需要两次寻址相对寻址方式把程序计数器PC中的内容加上指令格式中的形式地址形成操作数的有效地址基址寻址方式将CPU中基址寄存器的内容加上指令格式中形式地址而形成的操作数的有效地址变址寻址方式把CPU中某个变址寄存器中内容加上指令格式的中偏移量
输入输出
外设数据的输入输出过程在CPU执行程序的控制下完成分为无条件传送和程序查询传送
无条件传送外设总是准备好的无条件接收CPU发来的输出数据也能无条件的随机向CPU提供需要输入的数据程序查询方式CPU执行程序查询外设的状态判断外设是否准备好接收或者提供数据一个计算机有很多外设CPU逐一查询缺点有降低了CPU的效率对外部的突发事件无法做出实时响应
由程序控制IO主要缺点是CPU必须等待IO完成在此期间需要定期的查询IO的状态系统性能下降利用中断方式完成数据的输入输出当IO系统与外设交换数据时CPU无需等待无需查询状态可以做其他的任务。当IO系统准备好后发出中断请求信号CPU收到中断后保存正在执行的程序现场转入IO中断服务完成与IO系统的数据交换然后再返回被打断的程序继续执行。直接存储器存取方式DMA
在内存和IO设备之间直接块传送不需要CPU干涉由DMA硬件直接执行完成DMA需要占用系统总线期间CPU不能使用总线
输入输出处理机IOP,通道比DMA进一步提高了CPU的效率通道是一个具有特殊功能的处理器它分担了CPU的一部分功能实现对外围设备的统一管理中断方式下数据需要经过CPU而DMA数据直接从外设到内存
系统可靠性
串联 R*R并联 (1-(1-R)^2)
题目
由n块芯片组成的存储器可以根据片地址内存地址得出最后的地址
