开发一个商城网站需要多少钱,古典风网站,网店详情页设计,企业网站开发多少钱目录
1.使用说明
2.实例化代码
3.参数解释
4.端口连接 1.使用说明 IBUFDS_GTE3 是Xilinx FPGA 中用于高速接口的差分时钟信号输入缓冲器。 BUFDS_GTEx#xff0c;x2/3/4#xff08;不同系列的FPGA x的值不同#xff09;#xff0c;其中UltraScale使IBUFDS_GTE3…目录
1.使用说明
2.实例化代码
3.参数解释
4.端口连接 1.使用说明 IBUFDS_GTE3 是Xilinx FPGA 中用于高速接口的差分时钟信号输入缓冲器。 BUFDS_GTExx2/3/4不同系列的FPGA x的值不同其中UltraScale使IBUFDS_GTE3作为GTY bank的差分缓冲器用于高速BANKGTY BANK的两路参考时钟输入。 2.实例化代码 打开Vivado左侧导航栏中的Language Templates搜索“IBUFDS_GTE3”找到可直接调用的原语模块实例化代码 下面是 IBUFDS_GTE3 实例化的一个例子 //差分时钟输入缓冲
IBUFDS_GTE3 #(.REFCLK_EN_TX_PATH(1b0), // Refer to Transceiver User Guide.REFCLK_HROW_CK_SEL(2b00), // Refer to Transceiver User Guide.REFCLK_ICNTL_RX(2b00) // Refer to Transceiver User Guide)
IBUFDS_GTE3_inst (.O(ref_clk), // 1-bit output: Refer to Transceiver User Guide.ODIV2(), // 1-bit output: Refer to Transceiver User Guide.CEB(1b0), // 1-bit input: Refer to Transceiver User Guide.I(ref_clk_p), // 1-bit input: Refer to Transceiver User Guide.IB(ref_clk_n) // 1-bit input: Refer to Transceiver User Guide); 3.参数解释 .REFCLK_EN_TX_PATH(1b0)该参数控制TX路径参考时钟的使能状态。这里设为 1b0表示禁用TX路径参考时钟。 .REFCLK_HROW_CK_SEL(2b00)该参数选择高性能行时钟。值 2b00 通常表示默认选择即未选择特定的替代行时钟。 .REFCLK_ICNTL_RX(2b00)该参数配置RX时钟输入控制。值 2b00 表示默认的控制设置。 4.端口连接 .O(ref_clk)输出端口提供缓冲后的差分时钟输出。.ODIV2()输出端口提供输入时钟的二分频版本。实例中未连接信号线。.CEB(1b0)时钟使能输入端口。低电平有效1b0 表示时钟使能被激活使能。.I(ref_clk_p)正向差分时钟输入。.IB(ref_clk_n)负向差分时钟输入。
