h5做招聘网站可以吗,新闻源,广州手机建设网站,aspnet网站开发视频3.2.3 特殊单元的布局
布图阶段除了布置 I/O 单元和宏单元#xff0c;在 28nm 制程工艺时#xff0c;还需要处理两种特 殊的物理单元#xff0c;Endcap 和 Tapcell。
DDRPHY数字IC后端设计实现系列专题之后端设计导入#xff0c;IO Ring设计
#xff08;1#xff09;拐…3.2.3 特殊单元的布局
布图阶段除了布置 I/O 单元和宏单元在 28nm 制程工艺时还需要处理两种特 殊的物理单元Endcap 和 Tapcell。
DDRPHY数字IC后端设计实现系列专题之后端设计导入IO Ring设计
1拐角单元 Endcap cell 俗称拐角单元它的作用是确保 N 阱nwell关闭。主要加在 row 的结尾 以及 hard macro 的周边确保阱电位一致。添加 endcap cell 脚本命令如下
addEndCap -powerDomain powerDomain_name
2tapcell 单元
在进入先进工艺后标准单元的版图没有设计阱接触孔和衬底接触孔而是将 两个孔做成单元 tapcell以节省面积。如果不加则可能会引起闩锁效应。需要注意 的是我们在添加两种 cell 的时候必须按照先添加 macro 左右两侧的 endcap再添 加 tapcell最后添加 macro 上下侧的 endcap 。否则可能会导致 DRC 的错误。本次 设计中在布局阶段每隔 57.54并隔行错开的方式添加 tapcell。添加 tapcell 的脚本命令如下
addWellTap -cell TAP4CCHM -cell Interval 115.08 -prefix WELLTAP -checkerBoard -powerDomain powerDomain_name
数字后端零基础入门系列 | Innovus零基础LAB学习Day9
3MGFILLER
MGFiller 是一种尺寸较大的填充单元常在拐角单元和 tapcell 单元加入后进行 进行等比例预先添加。在芯片测试阶段如果因为功能问题进行 ECOEngneering Change Order 工程改变计划[41] 则可以利用到 MGFiller 单元只改变 metal1 而改 变单元的功能这样见啥了底层光照降低了芯片修改成本。本设计采用每 4 行隔 105μm 加入 MGFiller命令可以采用加 well-tap 的方式如下 addWellTap -cell MGFILL -cell Interval 105 -skipRow 4 -startRowNum 2 -prefix MGFILL -powerDomain powerDomain_name
4电源开关单元
电源开关单元 PowerSwich 可开关电源网络在低功耗设计中常使用。电源开关 单元中一个输入和输出供电网络并且至少有一个信号控制开关通过信号控制开关 的状态控制整个设计中各个电压域的开关。本次设计在 PD_PUB 电压域中间位置添 加电源开关单元保证该电压域的开启和关断。
5隔离单元
隔离单元 Isolation cell 主要是低功耗设计使用。隔离单元的作用是在逻辑信号 跨电压域传输进行电源关断时隔离单元生成一个己知逻辑在上电和掉电的过程 中进行电平逻辑转换和隔离。 隔离单元有一个控制端口 EN当 EN 端口的输入无效时隔离单元可以等效为 一个缓冲单元输出 Y 端直接接受输入 A 端的信号当 EN 端输入有效时缓冲单 元将断开输出端 Y 将保持高电平或者低电平。上图所示的隔离单元有两组电源 主 要电源 VDD 和备用电源 VDDB当主要电源关断时就要使用备用电源 VDDB 进行 供电来维持输出端的固定电平。根据 CPF 文件对隔离单元的设置一共四种隔离 单元如表 3.2 所示 本次设计隔离单元的放置方式为将隔离单元均放置在输入端所在电压域并有 顶层电源线作为备用电源供电保证主要电源关断时输出端电平维持正确并由工 具自动布局完成布置。
3.3 电源规划设计
Powerplan 即是电源规划一般情况下 powerplan 是布局规划的的最后一个阶段。
Powerplan 主要包括划分电压域确认电源线的金属层电源环线的规划电源条线 的规划以及打电源孔等内容。
在该阶段主要需要考虑的因素是电压降IR Drop与电子迁移EM。电压降指 的是芯片中电源电压下降或地电压上升的情况包括静态 IR_Drop 与动态 IR_Drop。 如果出现较大的电压降则可能导致芯片失效。电子迁移指的是电子在金属线中流动 时原子因为电子的碰撞可能会随电子的方向移动导致金属线断裂或停留在某处 引起金属线短路从而导致逻辑功能错误。
所以需要在项目的前期做一个高质量的电源规划来避免在项目后期出现比较棘 手的电压降问题以及电子迁移问题。良好的电源规划需要合理的电源网络结构 层间 关系以及金属线宽度间隔金属空大小等。接下来的章节将具体讨论 powerplan 的设 计内容
3.3.1 多电压域的 CPF 文件
CPF 是 Cadence 开发的通用功耗格式文件common power formatCPFInnovus 通过 CPF 文件为多电源电压域的低功耗设计指定供电系统。CPF 对电源设计提供了 具体实现方法但没有具体说明这些电源的物理实现。通过 CPF 文件中的命令设 计者能进行电源域划分为不同电源域定义和建立电源网络以及进行相应的低功耗设 计等。与 RTL 描述普通信号连接不同CPF 文件是电源信号连接信息的描述。CPF 文 件中的内容包括电压域电源网线和端口电源开关单元Power switch、隔离单 元isolation cell等特殊单元等。
3.3.2 电压域划分
由 CPF 文件可 知 本 次 设计 的模块 中划 分 了 2 个 电压域 PD_PUB 和 PD_PUB_VDD0PP9 PD_PUB_VDD0P9 电压域包括 PLL 模块IO 单元及 PUB Address/Command PHYACData PHYDATX8PD_PUB 电压域主要包括缓存 控制单元相关功能逻辑单元。使用命令 read_power_intent pub_sys_top.cpf -cpf 与 commit_power_intent 将 CPF 文件信息及 PowerDomain 导入进 Innovus 中。
3.3.3 多电源电压的总体设计
本次设计的封装方式采用的是倒装技术FlipChip所以电源信号通过 Bump 流 入到芯片中。本次设计的电源电压规划如图3.8 所示 由图 3.8 并结合 CPF 文件本次设计主要有四组电源线进行供电如表 3.3 所示 VCC_TOP 电源通过电源开关单元控制 VCC_PUB_SW 电源的电压以开启或关断 电压域 PD_PUB电压域 PD_PUB 关断后添加在该电压域周围的隔离单元将保持 断电前的逻辑与电压域 PD_PUB_VCC0P9 进行正确交互。
3.3.4 电源条线的设计
整个芯片的电源网络由电源环线Power Ring电源条线Power stripe和供电 I/O 构成。本次设计为整个芯片上的 DDR 物理层接口模块所以其供电网络主要为 供电 I/O 和电源条线。电源条线是芯片内部的电源网络 在本次设计中电源条线连接了模块内内所有逻辑单元的电源引脚以及相关供电 I/O。为了建立稳定且均匀的电 源网络需要考虑电压降和电子迁移的问题。电源条线一般有横向和纵向两种类型。 本设计采用 VHV 的方式进行电源条线的布置即偶数层为横向布线奇数层位纵向 布线。电源条线的类型选择应该符合工艺厂制定的规则 否则将容易导致绕线资源不 足从而引起拥塞。本次设计采用的是 1P8M11006RDL28KA 工艺进行绕线在此 工艺下一共有九层金属其中低 6 层为细金属层七层和八层是厚金属层最高层 RDL 为铝层。第 1 3 5 7 层为纵向走线2 4 6 8 层为水平走线层。在本芯片 设计中第一层金属厚金属层和 RDL 层作为电源专用层只用来进行电源线绕线 第一层金属只用做标准单元的电源条线其余金属层为信号线绕线层。
为了提高电源信号的稳定2 5 6 金属层也被用来进行电源条线绕线其中只 有电源开关单元在第二层进行电源条线绕线。电源条线如此规划的优势
1高层金属线宽电阻小有利于减小电压降利用高层金属绕线则增加了 了底层细金属的绕线资源提高底层金属利用率[26]。
2本次设计中的 PLL、DATX8 和 AC 宏单元自身的电源线使用用第 5 层所 以本次设计中这三种模块的上方不使用第 5 层金属绕线避免产生短路。在这三个 模块上方直接使用第 6 层金属线打孔将其电源交错连接值顶层金属完成了其电 源绕线。标准单元的自身电源线使用第一层金属标准单元的配置是由 row 约束 row 是布图中横向排列的网格相邻的 row 方向相反标准单元在布置时会紧紧摆 放到 row 上在第一层金属电源规划中将在 row 上配置电源线 follow pin 并且 GND 和 VDD 交错配置。这样就完成了标准单元的供电网络并实现了电源网络均匀分布。
经过上面的分析已经大致介绍了宏单元和标准单元的供电网络下面以一个 IO 单元为例介绍 IO 模块的供电网络。 由图 3.9 可知该 IO 模块自身电源线metal 8一共包括 3 种电源线MVAA_PLL- -用来接受模拟电压 PLL_VDDMVDD–用来接受核心电压 CORE_VDDMVDDQ–用来接受 DDR 电压 DDR_VDDQ。根据 IO 模块自身的分布完成第 8 层金属的电源 规划将 IO 单元接入至供电单元。
电源条线的宽度间距由工艺厂提供的 lef 文件布线资源电压降情况决定。 经过不断调整和综合考虑定下电源条线参数如表 3.4 所示。最终利用 Innovus 工 具添加 Bump 以及手动规划 RDL 铝层完成整个供电网络。 由图 3.10 可知Data phy 内部顶层使用 metal5且为横向所以通过 metal7 的 电源线与 metal5 直接相连进行供电。图 3.11 为本次电源网络方案的最终设计图。 在布图规划阶段完成了芯片尺寸的确定I/O 单元宏单元和特殊单元的布局 并完成电源网络的规划。到目前为止芯片的数字后端版图已基本完成。
