西安网站seo技术厂家,注册500万公司每月交税,怎么修改网站标题关键词描述,北京网站建设哪家便宜微信公众号上线#xff0c;搜索公众号小灰灰的FPGA,关注可获取相关源码#xff0c;定期更新有关FPGA的项目以及开源项目源码#xff0c;包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等 2、AXI interconnect互联组件的使用…微信公众号上线搜索公众号小灰灰的FPGA,关注可获取相关源码定期更新有关FPGA的项目以及开源项目源码包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等 2、AXI interconnect互联组件的使用及仿真 由于AXI interconnect互联组件只支持Block Design模式下使用因此介绍Block Design开发过程以及顶层工程文件调用BD文件开发 1点击Create Block Design 2自定义BD名称修改Design name,并点击OK 3点击“”add ip 4搜索并添加AXI interconnect至Block Design中 5双击AXI interconnect,修改slaver和master num个数适配工程应用场景本文用例采用1Master-2Slaver应用因为对应互联模块应该设置为1Slave和2Master才能适配成功 6将各个管脚通过Make External引出至BD设计界面并自定义名称使用 7通过External Interface Properties修改各个扩展接口的自定义名称与项目适配便于理解和维护 8点击扩展接口修改接口的配置修改Protocol至使用的AXI4LITE,注意将三个接口均修改至对应协议同时将时钟频率设置为工程系统所用时钟此处使用100M 9点击Address Editor设置AXI4lite寄存器分配 10先右键assign后按系统要求slaver0寄存器地址范围为0x00000000—0x0000FFFF内部寄存器使用必须在此范围slaver1寄存器地址范围为0x00010000—0x0001FFFF内部寄存器使用必须在此范围。 11设置成功后如图所示代码开发中需保证各个Slaver用户使用的寄存器在此范围配置内否则无法响应 12验证设计的可用性依次按照下述操作Vaildate Design直至Vaildation suffection为止点击ok 13Create HDL Wrapper以及Generate Output Porducts个人习惯用Global,采用自顶而下的生成
slaver0的AXIlite的仿真 slaver1的AXILite的仿真
