微信网站建设报价,资源分享类网站模板,前端网站推荐,青岛网络推广服务目录 1、前言工程概述免责声明 2、相关方案推荐本博已有的 SDI 编解码方案本方案在Xilinx--Kintex系列FPGA上的应用本方案在Xilinx--Zynq系列FPGA上的应用 3、详细设计方案设计原理框图SDI 输入设备Gv8601a 均衡器GTP 高速接口--解串与串化SMPTE SD/HD/3G SDI IP核BT1120转… 目录 1、前言工程概述免责声明 2、相关方案推荐本博已有的 SDI 编解码方案本方案在Xilinx--Kintex系列FPGA上的应用本方案在Xilinx--Zynq系列FPGA上的应用 3、详细设计方案设计原理框图SDI 输入设备Gv8601a 均衡器GTP 高速接口--解串与串化SMPTE SD/HD/3G SDI IP核BT1120转RGB图像缓存视频读取控制HDMI输出RGB转BT1120Gv8500 驱动器SDI转HDMI盒子工程源码架构 4、工程源码1详解--3G-SDI转HDMI无缓存输出方案5、工程源码2详解--3G-SDI转HDMIFDMA缓存输出方案6、工程源码3详解--3G-SDI转3G-SDIFDMA缓存输出方案7、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项 8、上板调试验证准备工作输出视频演示 9、福利工程代码的获取 Artix7系列FPGA实现SDI视频编解码基于GTP高速接口提供3套工程源码和技术支持 1、前言
目前FPGA实现SDI视频编解码有两种方案一是使用专用编解码芯片比如典型的接收器GS2971发送器GS2972优点是简单比如GS2971接收器直接将SDI解码为并行的YCrCb422GS2972发送器直接将并行的YCrCb422编码为SDI视频缺点是成本较高可以百度一下GS2971和GS2972的价格另一种方案是使用FPGA逻辑资源部实现SDI编解码利用Xilinx系列FPGA的GTP/GTX资源实现解串利用Xilinx系列FPGA的SMPTE SDI资源实现SDI编解码优点是合理利用了FPGA资源GTP/GTX资源不用白不用缺点是操作难度大一些对FPGA开发者的技术水平要求较高。有意思的是这两种方案在本博这里都有对应的解决方案包括硬件的FPGA开发板、工程源码等等。
工程概述
本设计基于Xilinx的Artix7系列FPGA开发板实现SDI视频编解码输入源为一个3G-SDI相机或者HDMI转3G-SDI盒子也可以使用HD-SDI或者SD-SDI相机因为本设计是三种SDI视频自适应的同轴的SDI视频通过同轴线连接到FPGA开发板的BNC座子然后同轴视频经过板载的Gv8601a芯片实现单端转差分和均衡EQ的功能然后差分SDI视频信号进入FPGA内部的GTP高速资源实现数据高速串行到并行的转换本博称之为解串解串后的并行视频再送入Xilinx系列FPGA特有的SMPTE SD/HD/3G SDI IP核进行SDI视频解码操作并输出BT1120视频至此SDI视频解码操作已经完成可以进行常规的图像处理操作了
本设计的目的是输出解码的SDI视频针对目前市面上的主流项目需求本博设计了两种输出方式一种是HDMI输出另一种是3G-SDI输出这两种方式都需要对解码BT1120视频进行转RGB和图像缓存操作本设计使用BT1120转RGB模块实现视频格式转换使用本博常用的FDMA图像缓存架构实现图像3帧缓存缓存介质为板载的DDR3也可以不要缓存直接输出这种方式的优点是延时很低适用于低延时场景图像从DDR3读出后进入HDMI发送模块输出HDMI显示器这是HDMI输出方式或者经过RGB转BT1120模块实现视频格式转换然后视频进入SMPTE SD/HD/3G SDI IP核进行SDI视频编码操作并输出SDI视频再经过FPGA内部的GTP高速资源实现并行数据到高速串行的转换本博称之为串化差分高速信号再进入板载的Gv8500芯片实现差分转单端和驱动增强的功能SDI视频通过FPGA开发板的BNC座子输出通过同轴线连接到SDI转HDMI盒子连接到HDMI显示器这是SDI输出方式本博客提供3套工程源码具体如下 现对上述3套工程源码做如下解释方便读者理解
工程源码1
开发板FPGA型号为Xilinx–Xilinx-Artix7-100T–xc7a100tfgg484-2输入视频为3G-SDI相机或者HDMI转3G-SDI盒子输入分辨率为1920x108060Hz输入视频经过板载的Gv8601a芯片实现单端转差分和均衡EQ后送入FPGA再经过GTP将SDI视频解串为并行数据再经过SMPTE SDI IP核将SDI解码BT1120数据再经过BT1120转RGB模块将BT1120转换为RGB888视频然后不经过任何缓存直接将视频送RGB转HDMI模块将RGB888视频转换为HDMI视频输出分辨率为1920x108060Hz最后通过HDMI显示器显示图像该工程不需要缓存适用于Xilinx的Artix7低端系列FPGA实现SDI转HDMI的低延时场景
工程源码2
开发板FPGA型号为Xilinx–Xilinx-Artix7-100T–xc7a100tfgg484-2输入视频为3G-SDI相机或者HDMI转3G-SDI盒子输入分辨率为1920x108060Hz输入视频经过板载的Gv8601a芯片实现单端转差分和均衡EQ后送入FPGA再经过GTP将SDI视频解串为并行数据再经过SMPTE SDI IP核将SDI解码BT1120数据再经过BT1120转RGB模块将BT1120转换为RGB888视频再经过自研的FDMA图像缓存方案将视频写入DDR3做三帧缓存然后读出视频送入RGB转HDMI模块将RGB888视频转换为HDMI视频输出分辨率为1920x108060Hz最后通过HDMI显示器显示图像该工程需要缓存适用于Xilinx的Artix7低端系列FPGA实现SDI转HDMI场景
工程源码3
开发板FPGA型号为Xilinx–Xilinx-Artix7-100T–xc7a100tfgg484-2输入视频为3G-SDI相机或者HDMI转3G-SDI盒子输入分辨率为1920x108060Hz输入视频经过板载的Gv8601a芯片实现单端转差分和均衡EQ后送入FPGA经过GTP将SDI视频解串为并行数据再经过SMPTE SDI IP核将SDI解码BT1120数据再经过BT1120转RGB模块将BT1120转换为RGB888视频再经过自研的FDMA图像缓存方案将视频写入DDR3做三帧缓存然后读出视频送RGB转BT1120模块将RGB888视频转换为BT1120视频再经过SMPTE SD/HD/3G SDI IP核将BT1120视频编码为SDI视频再经过FPGA内部的GTX高速资源将SDI并行数据转换为高速串行信号再经过板载的Gv8500芯片实现差分转单端和驱动增强后输出输出分辨率为1920x108060Hz最后使用SDI转HDMI盒子连接到HDMI显示器显示该工程需要缓存适用于Xilinx的Artix7低端系列FPGA实现SDI转SDI场景
免责声明
本工程及其源码即有自己写的一部分也有网络公开渠道获取的一部分(包括CSDN、Xilinx官网、Altera官网等等)若大佬们觉得有所冒犯请私信批评教育基于此本工程及其源码仅限于读者或粉丝个人学习和研究禁止用于商业用途若由于读者或粉丝自身原因用于商业用途所导致的法律问题与本博客及博主无关请谨慎使用。。。
2、相关方案推荐
本博已有的 SDI 编解码方案
我的博客主页开设有SDI视频专栏里面全是FPGA编解码SDI的工程源码及博客介绍既有基于GS2971/GS2972的SDI编解码也有基于GTP/GTX资源的SDI编解码既有HD-SDI、3G-SDI也有6G-SDI、12G-SDI等专栏地址链接如下 点击直接前往
本方案在Xilinx–Kintex系列FPGA上的应用
本方案在Xilinx–Kintex系列FPGA上的也有应用之前专门写过一篇博客博客地址链接如下 点击直接前往
本方案在Xilinx–Zynq系列FPGA上的应用
本方案在Xilinx–Zynq系列FPGA上的也有应用之前专门写过一篇博客博客地址链接如下 点击直接前往
3、详细设计方案
设计原理框图
设计原理框图如下 注意 注意 红色箭头无缓存HDMI输出路径 紫色箭头有缓存3G-SDI输出路径 绿色箭头有缓存HDMI输出路径
SDI 输入设备
SDI 输入设备可以是SDI相机代码兼容HD/SD/3G-SDI三种模式SDI相机相对比较贵预算有限的朋友可以考虑用HDMI转SDI盒子模拟SDI相机这种盒子某宝一百块左右当使用HDMI转SDI盒子时输入源可以用笔记本电脑即用笔记本电脑通过HDMI线连接到HDMI转SDI盒子的HDMI输入接口再用SDI线连接HDMI转SDI盒子的SDI输出接口到FPGA开发板如下
Gv8601a 均衡器
Gv8601a芯片实现单端转差分和均衡EQ的功能这里选用Gv8601a是因为借鉴了了Xilinx官方的方案当然也可以用其他型号器件。Gv8601a均衡器原理图如下
GTP 高速接口–解串与串化
本设计使用Xilinx特有的GTP高速信号处理资源实现SDI差分视频信号的解串与串化对于SDI视频接收而言GTP起到解串的作用即将输入的高速串行的差分信号解为并行的数字信号对于SDI视频发送而言GTP起到串化的作用即将输入的并行的数字信号串化为高速串行的差分信号GTP的使用一般需要例化GTP IP核通过vivado的UI界面进行配置但本设计需要对SD-SDI、HD-SDI、3G-SDI视频进行自动识别和自适应处理所以需要使得GTP具有动态改变线速率的功能该功能可通过DRP接口配置也可通过GTP的rate接口配置所以不能使用vivado的UI界面进行配置而是直接例化GTP的GTPE2_CHANNEL和GTPE2_COMMON源语直接使用GTP资源此外为了动态配置GTP线速率还需要GTP控制模块该模块参考了Xilinx的官方设计方案具有动态监测SDI模式动态配置DRP等功能该方案参考了Xilinx官方的设计GTP 解串与串化模块代码架构如下
SMPTE SD/HD/3G SDI IP核
SMPTE SD/HD/3G SDI IP核是Xilinx系列FPGA特有的用于SDI视频编解码的IP该IP配置使用非常简单vivado的UI界面如下 SMPTE SD/HD/3G SDI IP核必须与GTP配合才能使用对于SDI视频接收而言该IP接收来自于GTP的数据然后将SDI视频解码为BT1120视频输出对于SDI视频发送而言该IP接收来自于用户侧的的BT1120视频数据然后将BT1120视频编码为SDI视频输出该方案参考了Xilinx官方的设计SMPTE SD/HD/3G SDI IP核代码架构如下
BT1120转RGB
BT1120转RGB模块的作用是将SMPTE SD/HD/3G SDI IP核解码输出的BT1120视频转换为RGB888视频它由BT1120转CEA861模块、YUV422转YUV444模块、YUV444转RGB888三个模块组成该方案参考了Xilinx官方的设计BT1120转RGB模块代码架构如下
图像缓存
图像缓存方案采用自研的FDMA图像缓存架构缓存介质为DDR3FDMA图像缓存架构由FDMA、FDMA控制器、缓存帧选择器构成图像缓存使用Xilinx vivado的Block Design设计如下图 关于FDMA更详细的介绍请参考我之前的博客博文链接如下 点击直接前往
视频读取控制
FDMA图像缓存架构使用VGA时序模块完成视频读取控制VGA时序模块负责产生VGA时序他有两个作用一是控制FDMA控制器从DDR3中读出缓存的视频二是将同步后的VGA视频送入下一级模块在HDMI输出方式下VGA时序模块的像素时钟由用户提供在SDI输出方式下VGA时序模块的像素时钟由SMPTE SD/HD/3G SDI IP核的发送用户时钟提供在不同的SDI模式下像素时钟不同比如在3G-SDI模式下像素时钟为148.5M在HD-SDI的720P60Hz模式下像素时钟为74.25MHDMI输出方式下的VGA时序模块代码架构如下 SDI输出方式下的VGA时序模块代码架构如下
HDMI输出
在HDMI输出方式下使用HDMI输出模块将RGB视频编码为HDMI差分信号HDMI输出模块采用verilog代码手写可以用于FPGA的HDMI发送应用代码如下 关于这个模块请参考我之前的博客博客地址点击直接前往
RGB转BT1120
在SDI输出方式下需要使用该模块RGB转BT1200模块的作用是将用户侧的RGB视频转换为BT1200视频输出给SMPTE SD/HD/3G SDI IP核RGB转BT1120模块由RGB888转YUV444模块、YUV444转YUV422模块、SDI视频编码模块、数据嵌入模块组成该方案参考了Xilinx官方的设计BT1120转RGB模块代码架构如下
Gv8500 驱动器
Gv8500芯片实现差分转单端和增强驱动的功能这里选用Gv8500是因为借鉴了了Xilinx官方的方案当然也可以用其他型号器件。Gv8500驱动器原理图如下
SDI转HDMI盒子
在SDI输出方式下需要使用到SDI转HDMI盒子因为我手里的显示器没有SDI接口只有HDMI接口为了显示SDI视频只能这么做当然如果你的显示器有SDI接口则可直接连接显示我的SDI转HDMI盒子在某宝购买不到100块
工程源码架构
本博客提供3套工程源码以工程源码2为例vivado Block Design设计如下其他工程与之类似Block Design设计为图像缓存架构的部分 以工程源码2为例使工程源码架构如下其他工程与之类似
4、工程源码1详解–3G-SDI转HDMI无缓存输出方案
开发板FPGA型号Xilinx-Artix7-100T–xc7a100tfgg484-2 开发环境Vivado2019.1 输入3G-SDI相机或HDMI转SDI盒子分辨率1920x108060Hz 输出HDMI 分辨率1920x108060Hz SDI视频解串方案Xilinx–GTP高速接口解串 SDI视频解码方案Xilinx–SMPTE SD/HD/3G SDI解码 缓存方案无缓存 缓存介质无缓存 工程作用此工程目的是让读者掌握Xilinx–Artix7低端系列FPGA实现SDI转HDMI的设计能力以便能够移植和设计自己的项目 工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容 工程的资源消耗和功耗如下
5、工程源码2详解–3G-SDI转HDMIFDMA缓存输出方案
开发板FPGA型号Xilinx-Artix7-100T–xc7a100tfgg484-2 开发环境Vivado2019.1 输入3G-SDI相机或HDMI转SDI盒子分辨率1920x108060Hz 输出HDMI 分辨率1920x108060Hz SDI视频解串方案Xilinx–GTP高速接口解串 SDI视频解码方案Xilinx–SMPTE SD/HD/3G SDI解码 缓存方案自研FDMA方案 缓存介质DDR3 工程作用此工程目的是让读者掌握Xilinx–Artix7低端系列FPGA实现SDI转HDMI的设计能力以便能够移植和设计自己的项目 工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容 工程的资源消耗和功耗如下
6、工程源码3详解–3G-SDI转3G-SDIFDMA缓存输出方案
开发板FPGA型号Xilinx-Zynq7100–xc7z100ffg900-2 开发环境Vivado2019.1 输入3G-SDI相机或HDMI转SDI盒子分辨率1920x108060Hz 输出3G-SDI分辨率1920x108060Hz SDI视频解串/串化方案Xilinx–GTP高速接口 SDI视频编解码方案Xilinx–SMPTE SD/HD/3G SDI IP核 缓存方案自研FDMA方案 缓存介质DDR3 工程作用此工程目的是让读者掌握Xilinx–Artix7低端系列FPGA实现SDI转SDI的设计能力以便能够移植和设计自己的项目 工程Block Design和工程代码架构请参考第3章节的《工程源码架构》小节内容 工程的资源消耗和功耗如下
7、工程移植说明
vivado版本不一致处理
1如果你的vivado版本与本工程vivado版本一致则直接打开工程 2如果你的vivado版本低于本工程vivado版本则需要打开工程后点击文件–另存为但此方法并不保险最保险的方法是将你的vivado版本升级到本工程vivado的版本或者更高版本 3如果你的vivado版本高于本工程vivado版本解决如下 打开工程后会发现IP都被锁住了如下 此时需要升级IP操作如下
FPGA型号不一致处理
如果你的FPGA型号与我的不一致则需要更改FPGA型号操作如下 更改FPGA型号后还需要升级IP升级IP的方法前面已经讲述了
其他注意事项
1由于每个板子的DDR不一定完全一样所以MIG IP需要根据你自己的原理图进行配置甚至可以直接删掉我这里原工程的MIG并重新添加IP重新配置 2根据你自己的原理图修改引脚约束在xdc文件中修改即可 3纯FPGA移植到Zynq需要在工程中添加zynq软核
8、上板调试验证
准备工作
需要准备的器材如下 FPGA开发板 SDI摄像头或HDMI转SDI盒子 SDI转HDMI盒子 HDMI显示器 我的开发板了连接如下
输出视频演示
以工程23G-SDI输入HDMI输出为例输出如下 3G-SDI输入HDMI输出 9、福利工程代码的获取
福利工程代码的获取 代码太大无法邮箱发送以某度网盘链接方式发送 资料获取方式私或者文章末尾的V名片。 网盘资料如下 此外有很多朋友给本博主提了很多意见和建议希望能丰富服务内容和选项因为不同朋友的需求不一样所以本博主还提供以下服务
