南海网站建设哪家好,想开民宿自己怎么做介绍的网站,wordpress全文,博客网站登录仿真 链接#xff1a;https://pan.baidu.com/s/1z9KFQANyNF5PvUPPYFQ9Ow 提取码#xff1a;e3md 一、实验目的
1、通过实验#xff0c;理解触发的概念#xff0c;理解JK、D等常见触发器的功能#xff1b;
2、通过实验#xff0c;加深集成计数器功能的理解#xff0c;掌… 仿真 链接https://pan.baidu.com/s/1z9KFQANyNF5PvUPPYFQ9Ow 提取码e3md 一、实验目的
1、通过实验理解触发的概念理解JK、D等常见触发器的功能
2、通过实验加深集成计数器功能的理解掌握利用集成计算器设计任意进制的计算器并能在multisim中完成对设计计算器相关的仿真验证
二、实验原理
1、JK、D触发器的功能表见教材相关章节
2、二进制和十进制计数器的功能见教材对应章节
3、利用清零法或置数法使用集成计算器设计任意进制计数器并在multisim中实现该电路的功能仿真和验证
三、实验设备和器材
电脑、multisim电路仿真软件版本不限
四、实验内容和步骤
4.1 触发器
在multisim器件库选择相应功能的芯片完成下面实验内容
1.在multisim中选择一JK触发器芯片简述芯片功能并完成其功能仿真验证
2.在multisim中选择一JK触发器芯片简述芯片功能并完成其功能仿真验证
4.2 译码器
1.在multisim中选择任一四位二进制集成计数器和一十进制集成计数器简述芯片功能
2.使用所选定十进制集成计数器芯片设计一个模为二十四的计数器要求技术范围为“0~23”并完成其功能仿真验证
3.使用所选定四位二进制集成计数器芯片设计一个模为六十的计数器要求技术范围为“0~59”并完成其功能仿真验证 五、实验记录和实验结果
5.1 触发器 给出所选定的JK触发器和D触发器的型号、引脚图给出其功能表并对功能做简要描述请预习时完成 在clk上升沿到来之前D输入端无论输入任何值触发器状态不会改变次态等于现态。当时钟上升沿到来时与时钟信号连接的非门产生的短暂延迟使得触发器状态置成D输入端的状态。 在有效时钟的脉冲边沿没到达时即clk0或者clk1或者clk由高电平跳转到低电平触发器状态不受输入信号的影响维持不变。
在时钟上升沿信号到来时触发器的状态将会随着J与K的输入产生相应的变化。
由JK触发器特征方程 当J0K0时触发器的状态维持不变Qn1Qn
当J1K1时触发器的状态翻转Qn1 ~Qn
当J1K0时触发器被置成1状态
当J0K1时触发器被置成0状态。 构造JK触发器和D触发器的功能仿真验证电路和相关输入信号记录仿真波形并作简要描述 在时钟上升沿信号到来时J1,K1,触发器的状态翻转,Qn由低电平变为高电平-Qn由高电平变为低电平当下一个上升沿到来时J0,K0,触发器状态保持不变再下一个上升沿到来时J1,K0,触发器置1Qn为高电平-Qn为低电平再下一个上升沿信号到来时J0,K1,此时触发器置0Qn变为低电平-Qn为高电平然后触发器以以上顺序进行四个一组的周期循环。 在时钟信号上升沿到来之前D输入端无论输入任何值触发器状态不会改变。时钟信号到来时触发器的状态为D输入的状态。所以仿真成功。 5.2 集成计数器
1给出所选定的二进制和十进制集成计数器的型号、引脚图给出其功能表并对功能做简要描述请预习时完成 74161N是常见的四位二进制加法计数器A B C D为置数的数字输入端其中D为最高位A为最低位在实现置数功能时会将ABCD的数值传递到QA QB QC QD。
ENP和ENT为使能端这两个端口都为1时才能让芯片实现正常工作实现计数功能其中只要有一个为0那么这款161就会保持状态不进行计数。
~Load为置数端如果该端口接收到0信号那么进行置数功能将ABCD传递给Q(ABCD)。
~CLR为清零端如果该端口接收到0信号那么此刻不管处于什么状态QABCD都会输出0000即实现了复位功能。
CLK为时钟脉冲的输入端在上升沿到来时会计数一次。
RCO为进位端当Q(DCBA)为1111时该端口会输出1信号其余状态皆输出0信号。 74160N是常用的十进制计数器它具有异步清除端与同步清除端不同的是它不受时钟脉冲控制只要来有效电平就立即清零无需再等下一个计数脉冲的有效沿到来。
1.异步清零功能
只要(CR的非)有效电平到来无论有无CP脉冲输出为“0”。在图形符号中CR的非的信号为CT0。其实很容易解释由于异步清零端信号一旦出现就立即生效如刚出现0111就立即送到(CR的非)端使状态变为0000。所以清零信号是非常短暂的仅是过度状态不能成为计数的一个状态。清零端是低电平有效。
2.同步置数功能 当(LD的非)为有效电平时计数功能被禁止在CP脉冲上升沿作用下D0~D3的数据被置入计数器并呈现在Q0~Q3端。如在D0~D3置入0000则在Q0~Q3端呈现的数据就是0110。 计数器设计模为二十四
1画出状态转换图和所设计电路并作简要说明请预习时完成 第一个是二进制的计数器74161使用置数法构成的模为二十四的计数器。
第二个是十进制的计数器74160使用清零法构成的模为二十四的计数器。 2利用相关工具构造相关输入信号完成对电路功能的仿真验证并记录仿真波形并做简要说明。 上面计数器为同步二进制置数加法计数器U2为高位U1为低位。当时钟上升沿或复位下降沿到来时如果有效则计数器置数0000 0000。计数器的计数过程为当输出信号的低4位从00000计数到151111后高4位计数加1当计数到230001 0111时计数器重新清零然后重新开始计数。 计数器设计模为六十
1画出所设计电路并作简要说明请预习时完成 六十进制计数器由一个模6的计数器和一个模10的计数器组成模10的计数器完成一个周期时输出信号给模6计数器当模10计数器计数到达10时则清零同时给模6计数器一个信号开始计一个数模6计数器达到6时则清零。模6计数器选择QBQC端做反馈端经过与非门输出控制清零端CLR形成6进制计数形式。 2利用相关工具构造相关输入信号完成对电路功能的仿真验证并记录仿真波形并做简要说明。 当出现数字五十九时就开始清零,可以验证电路功能正常。 六、实验预习要求
实验前认真阅读本实验指导熟悉multisim中相关操作及相关器件。完成四和五中要求预习时完成的内容。
七、思考题。
1、完成对时序逻辑电路设计、功能仿真及验证的步骤有哪些与组合逻辑电路有何异同 时序逻辑电路的设计、功能仿真和验证步骤如下 1、确定设计要求和规格书包括输入信号、输出信号、时序参数等。 2、进行电路结构设计包括选择基本逻辑门、寄存器等确定电路的输入、输出和时钟信号等。对于计数器的实现先写计数循环图再根据循环图以及所选用的计数器确定该计数器采用置数法或清零法来设计电路图。 3、进行功能仿真使用仿真工具对设计的电路进行逻辑仿真检验电路是否符合设计要求和规格书。 4、进行时序仿真使用仿真工具对设计的电路进行时序仿真检验电路的时序性能是否符合要求。 5、进行物理设计包括布局和布线等生成物理电路图。 6、进行验证使用验证工具对设计的电路进行验证检验电路是否符合设计要求和规格书。 时序逻辑电路和组合逻辑电路都是数字电路的两种基本类型它们有以下相同点 1、都由逻辑门和触发器等基本元件组成。
2、都可以使用布尔代数进行分析和设计。
3、都能实现逻辑运算和控制功能。 然而时序逻辑电路与组合逻辑电路也存在一些区别 1、组合逻辑电路的输出仅取决于输入而时序逻辑电路的输出还与过去的输入和状态有关。
2、时序逻辑电路引入了时钟信号需要考虑时序关系而组合逻辑电路不需要。
3、时序逻辑电路的延迟和时序问题需要特别处理而组合逻辑电路不需要考虑这些问题。
因此时序逻辑电路的设计和验证需要特别注意时序问题并进行时序仿真和验证。
