网站开发公司哪里寻找客源,张戈博客 wordpress同步新浪微博,做国外衣服的网站,泉州网站制作定制目录 1、前言免责声明 2、相关方案推荐国产高云FPGA相关方案推荐国产高云FPGA基础教程 3、设计思路框架视频源选择OV5640摄像头配置及采集动态彩条跨时钟FIFO图像缩放模块详解设计框图代码框图2种插值算法的整合与选择 Video Frame Buffer 图像缓存DDR3 Memory Interface 4、Go… 目录 1、前言免责声明 2、相关方案推荐国产高云FPGA相关方案推荐国产高云FPGA基础教程 3、设计思路框架视频源选择OV5640摄像头配置及采集动态彩条跨时钟FIFO图像缩放模块详解设计框图代码框图2种插值算法的整合与选择 Video Frame Buffer 图像缓存DDR3 Memory Interface 4、Gowin工程1640x480不缩放操作5、Gowin工程2640x480缩小到300x3006、Gowin工程3640x480缩小到100x1007、Gowin工程4640x480缩小到300x7208、Gowin工程5640x480缩小到1280*3609、Gowin工程6640x480缩小到1280x72010、上板调试验证并演示准备工作静态演示 11、福利工程源码获取 国产高云FPGA纯verilog实现视频图像缩放提供6套Gowin工程源码和技术支持 1、前言
“苟利国家生死以岂因祸福避趋之”大洋彼岸的我优秀地下档员敏锐地洞察到祖国的短板在于高精尖半导体的制造领域于是本着为中华民族伟大复兴的中国梦贡献绵薄之力的初心懂先生站在高略高度和长远角度谋划宁愿背当代一世之骂名也要为祖国千秋万世谋2018年7月懂先生正式打响毛衣战随后又使出恰勃纸战术旨在为祖国先进制程半导体领域做出自主可控的战略推动在此请收下我一声谢谢啊
2019年初我刚出道时还是Xilinx遥遥领先的时代(现在貌似也是)那时的国产FPGA还处于辣鸡段位国产FPGA仰望Xilinx情不自禁道你以为躲在这里就找不到你吗没用的你那样拉轰的男人无论在哪里都像黑夜里的萤火虫那样的鲜明、那样的出众你那忧郁的眼神稀嘘的胡渣子神乎其技的刀法还有那杯Dry martine都深深的迷住了我。。。然而才短短4年如今的国产FPGA属于百家争鸣、百花齐放、八仙过海、神仙打架、方兴未艾、得陇望蜀、友商都是XX的喜极而泣之局面面对此情此景不得不吟唱老人家的诗句魏武挥鞭东临碣石有遗篇萧瑟秋风今又是换了人间。。。 言归正传目前对于国产FPGA的共识有以下几点 1性价比高与同级别国外大厂芯片相比价格相差几倍甚至十几倍 2自主可控国产FPGA拥有完整自主知识产权的产业链从芯片到相关EDA工具 3响应迅速FAE技术支持比较到位及时解决开发过程中遇到的问题毕竟中文数据手册。。 4采购方便产业链自主可控采购便捷
本文使用国产高云GW2A-LV18PG484C7/I6型号的FPGA做纯verilog实现视频图像缩放视频源有两种分别对应开发者手里有没有摄像头的情况一种是使用廉价的OV5640摄像头如果你手里没有OV5640摄像头或者FPGA开发板没有摄像头输入接口则可使用代码内部生成的动态彩条模拟摄像头视频视频源的选择通过代码顶层的define宏定义进行选择上电默认选择OV5640摄像头作为输入源FPGA首先使用纯verilog实现的i2c控制器配置ov5640摄像头将其分辨率配置为640x48060Hz同时生成用纯verilog实现动态彩条其分辨率为640x48060HzFPGA采集到输入视频后首先将图像送入缓冲FIFO中做跨时钟域处理即用输出1280x72060Hz的屏幕背景分辨率作为读FIFO的时钟这样可以确保在各种分辨率的图像缩放操作中送入图像缩放模块的时钟时钟是够大的也是带宽满足的一种操作随后将视频送入纯verilog实现的图像缩放模块做图像缩放操作该模块很简单只需给出输入分辨率和输出分辨率即可不需要去管缩放比例之类的问题一般而言输入分辨率是不变的只需要改变输出分辨率即可缩放后的视频其原有的时序已经被完全打乱所以需要调用高云官方的Video Frame Buffer IP核将视频送到外接DDR3中做三帧缓存调用高云官方的DDR3 Memory Interface IP核实现图像数据到DDR3颗粒的搬运工作类似于Xilinx的MIG然后读出视频送VGA输出时序同步像素数据VGA输出分辨率为1280x72060Hz缩放后的视频相当于叠加显示在1280x720的背景之上最后调用高云官方的DVI TX IP核实现RGB视频到HDMI视频的转换输出显示器显示
提供5套Gowin-V1.9版本的工程源码5套工程的区别在于缩放后的输出分辨率不同分别如下 第一套Gowin工程输入分辨率640x480输出分辨率640x480不做缩放操作 第二套Gowin工程输入分辨率640x480输出分辨率300x300做缩小操作 第三套Gowin工程输入分辨率640x480输出分辨率100x100做缩小操作 第四套Gowin工程输入分辨率640x480输出分辨率300x720做不规则的缩放操作 第五套Gowin工程输入分辨率640x480输出分辨率1280x360做不规则的缩放操作 第六套Gowin工程输入分辨率640x480输出分辨率1280x720做放大操作
本文详细描述了国产高云FPGA图像视频采集系统的设计方案工程代码可综合编译上板调试可直接项目移植适用于在校学生、研究生项目开发也适用于在职工程师做学习提升可应用于医疗、军工等行业的高速接口或图像处理领域 提供完整的、跑通的工程源码和技术支持 工程源码和技术支持的获取方式放在了文章末尾请耐心看到最后
免责声明
本工程及其源码即有自己写的一部分也有网络公开渠道获取的一部分(包括CSDN、Xilinx官网、Altera官网、国产高云FPGA官网、紫光同创FPGA官网等等)若大佬们觉得有所冒犯请私信批评教育基于此本工程及其源码仅限于读者或粉丝个人学习和研究禁止用于商业用途若由于读者或粉丝自身原因用于商业用途所导致的法律问题与本博客及博主无关请谨慎使用。。。
2、相关方案推荐
国产高云FPGA相关方案推荐
鉴于国产高云FPGA的优异表现和市场需求我专门开设了一个人国产高云FPGA专栏里面收录了基于国产高云FPGA的图像处理、UDP网络通信、GT高速接口、PCIE等博客感兴趣的可以去看看博客地址点击直接前往
国产高云FPGA基础教程
高云FPGA开发软件Gowin的下载、安装、Licence共享工程搭建、代码添加、综合、编译、下载、各种IP的调用、配置、使用等基础操作是做高云FPGA开发的基本功当然如果你已是有经验的工程师则可以省略这一步为此我专门开设了专栏详细讲述国产高云FPGA基础教程甚至可以说是保姆级的教程专栏地址如下 点击直接前往
3、设计思路框架
本文使用国产高云GW2A-LV18PG484C7/I6型号的FPGA做纯verilog实现视频图像缩放视频源有两种分别对应开发者手里有没有摄像头的情况一种是使用廉价的OV5640摄像头如果你手里没有OV5640摄像头或者FPGA开发板没有摄像头输入接口则可使用代码内部生成的动态彩条模拟摄像头视频视频源的选择通过代码顶层的define宏定义进行选择上电默认选择OV5640摄像头作为输入源FPGA首先使用纯verilog实现的i2c控制器配置ov5640摄像头将其分辨率配置为640x48060Hz同时生成用纯verilog实现动态彩条其分辨率为640x48060HzFPGA采集到输入视频后首先将图像送入缓冲FIFO中做跨时钟域处理即用输出1280x72060Hz的屏幕背景分辨率作为读FIFO的时钟这样可以确保在各种分辨率的图像缩放操作中送入图像缩放模块的时钟时钟是够大的也是带宽满足的一种操作随后将视频送入纯verilog实现的图像缩放模块做图像缩放操作该模块很简单只需给出输入分辨率和输出分辨率即可不需要去管缩放比例之类的问题一般而言输入分辨率是不变的只需要改变输出分辨率即可缩放后的视频其原有的时序已经被完全打乱所以需要调用高云官方的Video Frame Buffer IP核将视频送到外接DDR3中做三帧缓存调用高云官方的DDR3 Memory Interface IP核实现图像数据到DDR3颗粒的搬运工作类似于Xilinx的MIG然后读出视频送VGA输出时序同步像素数据VGA输出分辨率为1280x72060Hz缩放后的视频相当于叠加显示在1280x720的背景之上最后调用高云官方的DVI TX IP核实现RGB视频到HDMI视频的转换输出显示器显示
提供5套Gowin-V1.9版本的工程源码5套工程的区别在于缩放后的输出分辨率不同分别如下 第一套Gowin工程输入分辨率640x480输出分辨率640x480不做缩放操作 第二套Gowin工程输入分辨率640x480输出分辨率300x300做缩小操作 第三套Gowin工程输入分辨率640x480输出分辨率100x100做缩小操作 第四套Gowin工程输入分辨率640x480输出分辨率300x720做不规则的缩放操作 第五套Gowin工程输入分辨率640x480输出分辨率1280x360做不规则的缩放操作 第六套Gowin工程输入分辨率640x480输出分辨率1280x720做放大操作 设计框图如下 注意框图中的数字表示数据流向的顺序
视频源选择
视频源有两种分别对应开发者手里有没有摄像头的情况一种是使用廉价的OV5640摄像头如果你手里没有OV5640摄像头或者FPGA开发板没有摄像头输入接口则可使用代码内部生成的动态彩条模拟摄像头视频视频源的选择通过代码顶层的define宏定义进行选择上电默认选择OV5640摄像头作为输入源视频源选择如下 视频源选择逻辑代码部分如下 选择逻辑如下 当(注释) define COLOR_IN时输入源视频是OV5640 当(不注释) define COLOR_IN时输入源视频是动态彩条
OV5640摄像头配置及采集
OV5640摄像头需要i2c配置才能使用需要将DVP接口的视频数据采集为RGB565或者RGB888格式的视频数据这两部分均用verilog代码模块实现代码位置如下 其中摄像头配置为分辨率1280x720如下 摄像头采集模块支持RGB565和RGB888格式的视频输出可由参数配置如下 RGB_TYPE0输出本RGB565格式 RGB_TYPE1输出本RGB888格式 设计选择RGB888格式
动态彩条
动态彩条可配置为不同分辨率的视频视频的边框宽度动态移动方块的大小移动速度等都可以参数化配置以工程1为例配置为辨率1280x720动态彩条模块代码位置和顶层接口和例化如下
跨时钟FIFO
调用高云官方的FIFO跨时钟FIFO的作用是为了解决跨时钟域的问题当视频不进行缩放时不存在视频跨时钟域问题但当视频缩小或放大时就存在此问题用FIFO缓冲可以使图像缩放模块每次读到的都是有效的输入数据注意原视频的输入时序在这里就已经被打乱了 关于高云官方FIFO IP的更多详细讲解请参考我的专栏高云FPGA开发基础教程专栏地址如下 点击直接前往
图像缩放模块详解
因为我们的QT上位机目前只支持1280x720所以才需要缩放即从输入的1920x1080分辨率缩小为1280x720用笔记本电脑模拟HDMI视频输入源
设计框图
本设计将常用的双线性插值和邻域插值算法融合为一个代码中通过输入参数选择某一种算法代码使用纯verilog实现没有任何ip可在Xilinx、Intel、国产FPGA间任意移植代码以ram和fifo为核心进行数据缓存和插值实现设计架构如下 视频输入时序要求如下 输入像素数据在dInValid和nextDin同时为高时方可改变 视频输出时序要求如下 输出像素数据在dOutValid 和nextdOut同时为高时才能输出
代码框图
代码使用纯verilog实现没有任何ip可在Xilinx、Intel、国产FPGA间任意移植 图像缩放的实现方式很多最简单的莫过于Xilinx的HLS方式实现用opencv的库以c语言几行代码即可完成关于HLS实现图像缩放请参考我之前写的文章HLS实现图像缩放 网上也有其他图像缩放例程代码但大多使用了IP导致在其他FPGA器件上移植变得困难通用性不好相比之下本设计代码就具有通用性代码架构如图 其中顶层接口部分如下
2种插值算法的整合与选择
本设计将常用的双线性插值和邻域插值算法融合为一个代码中通过输入参数选择某一种算法 具体选择参数如下
input wire i_scaler_type //0--bilinear;1--neighbor通过输入i_scaler_type 的值即可选择 输入0选择双线性插值算法 输入1选择邻域插值算法 关于这两种算法的数学差异请参考我之前写的文章HLS实现图像缩放
Video Frame Buffer 图像缓存
调用高云官方的Video Frame Buffer IP核将视频送到外接DDR3中做三帧缓存该部分是图像采集显示系统的重点核难点如果是其他FPGA则需要写一大堆代码才能实现还要调试花费时间和精力很多但高云FPGA则轻松实现了改功能因为人家直接做成了IP即Video Frame Buffer这里简单介绍一下该IP因为高云有详细的中文手册说明该IP的使用手册我也放在了资料包里 我对该IP的配置只适用于我的设计如果你要修改IP的配置的话可以按照如下方式修改然后重新生成IP Video Frame Buffer IP配置如下 关于Video Frame Buffer IP的更多详细讲解请参考我的专栏高云FPGA开发基础教程专栏地址如下 点击直接前往
DDR3 Memory Interface
调用高云官方的DDR3 Memory Interface IP核实现图像数据到DDR3颗粒的搬运工作类似于Xilinx的MIGDDR3 Memory Interface IP配置如下 关于DDR3 Memory Interface IP的更多详细讲解请参考我的专栏高云FPGA开发基础教程专栏地址如下 点击直接前往
4、Gowin工程1640x480不缩放操作
开发板FPGA型号国产高云–GW2A-LV18PG484C7/I6 开发环境Gowin-V1.9 输入OV5640摄像头或动态彩条分辨率640x480 缩放前的视频分辨率640x480 缩放后的视频分辨率640x480 输出HDMI在1280x720的背景下叠在缩放后的640x480视频 工程作用视频经过缩放模块但不进行缩放操作即一比一缩放 工程代码架构如下 工程的资源消耗和功耗如下 我发布的工程均已编译通过如下
5、Gowin工程2640x480缩小到300x300
开发板FPGA型号国产高云–GW2A-LV18PG484C7/I6 开发环境Gowin-V1.9 输入OV5640摄像头或动态彩条分辨率640x480 缩放前的视频分辨率640x480 缩放后的视频分辨率300x300 输出HDMI在1280x720的背景下叠在缩放后的300x300视频 工程作用视频缩小操作 工程代码架构、工程的资源消耗和功耗等与第4章节的内容基本一致
6、Gowin工程3640x480缩小到100x100
开发板FPGA型号国产高云–GW2A-LV18PG484C7/I6 开发环境Gowin-V1.9 输入OV5640摄像头或动态彩条分辨率640x480 缩放前的视频分辨率640x480 缩放后的视频分辨率100x100 输出HDMI在1280x720的背景下叠在缩放后的100x100视频 工程作用视频缩小操作 工程代码架构、工程的资源消耗和功耗等与第4章节的内容基本一致
7、Gowin工程4640x480缩小到300x720
开发板FPGA型号国产高云–GW2A-LV18PG484C7/I6 开发环境Gowin-V1.9 输入OV5640摄像头或动态彩条分辨率640x480 缩放前的视频分辨率640x480 缩放后的视频分辨率300x720 输出HDMI在1280x720的背景下叠在缩放后的300x720视频 工程作用视频做不规则的缩放操作 工程代码架构、工程的资源消耗和功耗等与第4章节的内容基本一致
8、Gowin工程5640x480缩小到1280*360
开发板FPGA型号国产高云–GW2A-LV18PG484C7/I6 开发环境Gowin-V1.9 输入OV5640摄像头或动态彩条分辨率640x480 缩放前的视频分辨率640x480 缩放后的视频分辨率1280360 输出HDMI在1280x720的背景下叠在缩放后的1280360视频 工程作用视频做不规则的缩放操作 工程代码架构、工程的资源消耗和功耗等与第4章节的内容基本一致
9、Gowin工程6640x480缩小到1280x720
开发板FPGA型号国产高云–GW2A-LV18PG484C7/I6 开发环境Gowin-V1.9 输入OV5640摄像头或动态彩条分辨率640x480 缩放前的视频分辨率640x480 缩放后的视频分辨率1280x720 输出HDMI在1280x720的背景下叠在缩放后的1280x720视频 工程作用视频做放大操作 工程代码架构、工程的资源消耗和功耗等与第4章节的内容基本一致
10、上板调试验证并演示
准备工作
你需要有以下装备才能移植并测试该工程代码 1FPGA开发板 2OV5640摄像头如果没有也可以就选择动态彩条 3HDMI传输线 4HDMI显示要求分辨率支持1280x720 连接如下
静态演示
第一套Gowin工程输入分辨率640x480输出分辨率640x480不做缩放操作输出如下 第二套Gowin工程输入分辨率640x480输出分辨率300x300做缩小操作 第三套Gowin工程输入分辨率640x480输出分辨率100x100做缩小操作 第四套Gowin工程输入分辨率640x480输出分辨率300x720做不规则的缩放操作 第五套Gowin工程输入分辨率640x480输出分辨率1280x360做不规则的缩放操作 第六套Gowin工程输入分辨率640x480输出分辨率1280x720做放大操作
11、福利工程源码获取
福利工程代码的获取 代码太大无法邮箱发送以某度网盘链接方式发送 资料获取方式私或者文章末尾的V名片。
