wordpress建站小百科,广告做到百度第一页,网站开发项目怎么接,偷dede网站模板目录第四章 存储器4.1 概述4.1.1 存储器分类4.1.2 存储器的层次结构4.2 主存储器4.2.1 概述4.2.2 半导体存储芯片简介4.2.3 随机存取存储器#xff08;RAM#xff09;4.2.4 只读存储器#xff08;ROM#xff09;4.2.5 存储器与CPU的连接4.2.6 存储器的校验4.2.7 提高访存速…
目录第四章 存储器4.1 概述4.1.1 存储器分类4.1.2 存储器的层次结构4.2 主存储器4.2.1 概述4.2.2 半导体存储芯片简介4.2.3 随机存取存储器RAM4.2.4 只读存储器ROM4.2.5 存储器与CPU的连接4.2.6 存储器的校验4.2.7 提高访存速度的措施4.3 高速缓冲存储器Cache4.3.1 概述4.3.2 Cache --- 主存地址映象4.3.3 替换算法4.4 辅助存储器4.4.1 概述4.4.2 磁记录原理和记录方式4.4.3 硬磁盘存储器4.4.4 软磁盘存储器4.4.5 光盘存储器4.4.6 循环冗余校验码CRC码4.4.7 光盘存储器上篇第三章系统总线
第四章 存储器 4.1 概述
存储器是计算机系统中的记忆设备用来存放程序和数据。是计算机系统中最重要的组件之一执行程序时所需要的指令、数据都来自于存储器程序的执行结果也保存在存储器当中另外各种文档、音频资料等也是保存在存储器当中。 4.1.1 存储器分类
按存储介质分类
半导体存储器存储元件由半导体器件组成的优点是体积小、功耗低、存取时间短缺点是当电源消失时所存信息也会消失它是一种易失性存储器。 双极型TTL半导体存储器高速MOS 半导体存储器制造简单、成本低廉、功耗小 磁表面存储器在金属或塑料基体的表面上涂一层磁性材料作为记录介质工作时磁层随载体高速运转用磁头在磁层上进行读写操作不易失。 磁盘磁带磁鼓 磁心存储器由硬磁材料、环状元件组成在磁心中穿有驱动线和读出线进行读写操作不易失的永久存储器。光盘存储器由激光、磁光材料组成应用激光在记录介质上进行读写的存储器具有非易失性的特点。
按存取方式分类
存取时间与物理地址无关随机访问 随机存储器RAM在程序的执行过程中可读可写只读存储器ROM在程序的执行过程中只读 存取时间与物理地址有关串行访问 顺序存取存储器 — 磁带直接存取存储器 — 磁盘
按在计算机中的作用分类 4.1.2 存储器的层次结构
存储器的三个特性速度、容量和价格/位简称位价。
存储器分层结构图 CPU 不能直接访问辅存辅存只能与主存交换信息因此辅存的速度可以比主存慢得多。
存储器的层次结构主要体现在缓冲---主存和主存---辅存这两个存储层次上。 从 CPU 角度来看缓存—主存 这一层次的速度接近于缓存高于主存主存–辅存 这一层次从整体分析其速度接近主存容量接近于辅存。现代的计算机系统几乎都具有这两个存储层次构成了缓存、主存、辅存三级存储系统。
主存—辅存这一层次形成了虚拟存储系统。在这个系统中程序员编程的地址范围与虚拟存储器的地址空间相对应。虚拟存储器中用到的地址叫作虚地址虚存地址、虚拟地址或叫逻辑地址而主存的实际地址称为物理地址或实地址。 4.2 主存储器 4.2.1 概述
主存储器是存储器子系统中的一类用来存放程序和数据它可以直接与CPU 交换信息。
主存中还必须配置两个寄存器 MAR 和 MDR。
MARMemory Address Register存储器地址寄存器用来存放欲访问的存储单元的地址。MDRMemory Data Register存储器数据寄存器用来存放从存储体某单元取出的代码或者准备往某存储单元存入的代码。
主存的基本组成
驱动器、译码器和读写电路均制作在存储芯片中而 MAR 和 MDR 制作在 CPU 芯片内存储芯片和 CPU 芯片可通过总线连接。
实际上根据 MAR 中的地址访问某个存储单元时还需要经过地址译码、驱动等电路才能找到所需访问的单元。读出时需经过读出放大器才能将被选中单元的存储字送到 MDR。写入时MDR 中的数据也必须经过电路才能真正写入到被选中的单元中。
主存和 CPU 的联系 CPU 和主存之间的连接信号分成数据总线、控制总线和地址总线。
数据总线完成 CPU 和主存之间的信息传输所以数据总线直接连在 MDR 寄存器上是双向的可能读出也可能进行写入地址总线连接在 MAR 寄存器和主存之间给出要访问内存单元的地址从 CPU 送到主存所以是单向的控制总线也是单向的由 CPU 送至主存储器。
主存中存储单元地址的分配
主存各存储单元的空间位置是由单元地址号来表示的而地址总线是用来指出存储单元地址号的根据该地址可读出一个存储字。
在主存中数据的存放可以按照① 以高位字节地址为字地址② 以低位字节地址为字地址。两种方式进行存放。它的原理可参考博客【主存中存储单元地址的分配】
主存的技术指标
存储容量是指主存能存放二进制代码的总数。 存储容量 存储单元个数 × 存储字长 存储速度是由存取时间和存取周期来表示的。 存取时间又叫存储器的访问时间它是指启动一次存储器操作读或写到完成该操作所需的全部时间。存取周期是指存储器进行连续两次独立的存储器操作如连续两次读操作所需的最小间隔时间。 存储器的带宽单位时间位/秒里能够读取或者是写入多少位数据。 4.2.2 半导体存储芯片简介
半导体存储芯片的基本结构
译码驱动能把地址总线送来的信号翻译成对应存储单元的选择信号该信号在读写电路的配合下完成对被选中单元的读写操作。读写电路包括读出放大器和写入电路用来完成读写操作。
存储芯片是通过地址总线、数据总线和控制总线与外部连接
地址线单向输入其位数与芯片容量有关数据线双向其位数与芯片可读出或写入的数据位数有关
地址线和数据线共同反映存储芯片的容量。
地址线数据线芯片容量104210× 4 1K × 4 位141214× 1 16K × 1 位138213× 8 8K × 8 位
控制总线 读/写控制线决定芯片进行读/写操作 WE‾\overline{\text{WE}}WE低电平写高电平读OE‾\overline{\text{OE}}OE 允许读 片选线选择存储芯片 CS‾\overline{\text{CS}}CS芯片选择信号CE‾\overline{\text{CE}}CE芯片使能信号 用 16K × 1 位的存储芯片组成 64K × 8 位的存储器 半导体存储芯片的译码驱动方式
半导体存储芯片的译码驱动方式有两种线选法和重合法。关于译码不太理解的可以去看《数字逻辑设计-哈工大P35》 线选法 上图是一个 16 × 1 字节线法存储芯片的结构示意图它的特点是用一根字选线字线直接选中一个存储单元的各位如一个字节这种方式结构比较简单但只适用于容量不大的存储芯片。 重合法 上图是一个1K × 1 位重合法结构示意图由于被选单元是由 X、Y 两个方向的地址决定的故称重合法。 4.2.3 随机存取存储器RAM
随机存储器按存储信息原理的不同可分为静态 RAM和动态 RAM。
静态 RAMStatic RAM 或记作 SRAM
存储器中用于寄存 “0” 和 “1” 代码的电路叫做存储器的基本单元电路。
1静态 RAM 的基本单元电路 T1 ~ T4 触发器T5、T6 行开关T7、T8 列开关一列共用A 触发器原端A’ 触发器非端
静态 RAM 基本单元的 读操作① 行选 – T5、T6 开② 列选 – T7、T8 开③ 读选择有效④ VA – T6 – T8 – 读放 – DOUT
静态 RAM 基本单元的 写操作① 行选 – T5、T6 开② 列选 – T7、T8 开③ 写选择有效④ DIN – 两个写放 左DIN – 相反 – T7 – T5 – A’右DIN – T8 – T6 – A
2静态 RAM 芯片举例Intel 2114 芯片 A0 ~ A9 为地址输入端I / O1 ~ I / O4 为数据输入 / 输出端CS‾\overline{\text{CS}}CS 为片选信号低电平有效WE‾\overline{\text{WE}}WE 为允许信号低电平为写VCC 为电源端GND 为接地端
动态 RAMDynamic RAM 或 DRAM
动态 RAM 都是靠电容存储电荷的原理来寄存信息的若电容上存有足够多的电荷表示存 “1”电容上无电荷表示存 “0”。
1动态 RAM 的基本单元电路
常见动态 RAM 的基本单元电路可分为三管式和单管式两种。 三管 MOS 动态 RAM 基本单元电路 读出时先对预充电管 T4 置一预充电信号在存储矩阵中每一列共用一个 T4管使读数据线高达电平 VDD。然后由读选择线打开 T2若 T1的极间电荷 Cg存有足够多的电荷被认为原存 “1”使 T1 导通则因 T2、T1导通接地使读数据线降低为零电平读出 “0” 信息。若 Cg 没有足够电荷原存 “0”则 T1截止读数据线为高电平不变读出 “1” 信息。可见由读出线的高低电平可区分其是读 “1” 还是读 “0”只是它与原存信息反相。写入时将写入信号加到写数据线上然后由写选择线打开 T3这样Cg便能随输入信息充电写 “1”或放电写 “0”。 单管 MOS 动态 RAM 基本单元电路 读出时字线上的高电平使 T 导通若 CS 有电荷经 T 管在数据线上产生电流可视为读出 “1”。若 CS 无电荷则数据线上无电流可视为读出 “0”。读操作结束时CS 的电荷已泄放完毕故是破坏性读出必须再生。写入时字线为高电平使 T 导通若数据线上为高电平经 T 管对 CS 充电使其存 “1若数据线为低电平则 CS 经 T 放电使其无电荷而存 “0”。
2动态 RAM 芯片举例
1K×1 位三管 MOS 动态 RAM 结构示意图 4116 动态 RAM16K×1位芯片结构 3动态 RAM 的刷新
动态 RAM 是利用电容存储电荷的方式来保存信息的电容很容易漏电在一段时间之内如果不对电容当中的信息进行进行再生的话电容信息就会丢失因此必须采用定时刷新的方法在一定的时间内对动态 RAM 的全部基本单元电路必作一次刷新一般取 2ms这个时间叫作刷新周期或再生周期。
对动态 RAM 的刷新只和行地址有关和列地址无关也就是说每一次刷新操作刷新的是动态 RAM 当中的每行所有的基本单元电路。
动态 RAM 的刷新有三种方法
集中刷新是在规定的一个刷新周期内对全部存储单元集中一段时间逐行进行刷新此刻必须停止读/写操作。分散刷新是指对每行存储单元的刷新分散到每个读/写周期内完成。异步刷新集中刷新与分散刷新相结合
动态 RAM 和 静态 RAM 的比较
比较项目DRAMSRAM存储原理电容触发器集成度高低芯片引脚少多功耗小大价格低高速度慢快刷新有无4.2.4 只读存储器ROM
按 ROM 的原始定义一旦注入原始信息后是不能改变的但随着用户的需要希望能修改 ROM 原始信息便出现了用户可以一次性写的 ROM之后又出现了能对信息进行擦除并且可以多次写的 ROM。
1. 掩膜 ROMMROM
掩膜 ROMMacroRead Only Memory中文全称掩膜式只读存储器。掩膜式只读存储器中的信息是已经被生产厂家制作到芯片中的是不可更改的使用者不能对其进行编写。 行列选择线交叉处有 MOS 管为 “1”行列选择线交叉处无 MOS 管为 “0”。
2. PROM一次性编程
PROM 是可以实现一次性编程的只读存储器。 如上图所示是一个 双极型镍铬熔丝式单元电路 这里面有一个熔丝如果进行读出或者写入的话就可以通过熔丝通和断来保存信息熔丝断为 “0”熔丝未断为 “1”熔丝断了之后是不能再给它接回去的所以是一次性编程的 ROM。
3. EPROM多次性编程
EPROM 是一种可擦洗可编程的只读存储器。它可以由用户对其所存信息作任意次的改写。
目前用得较多的 EPROM 是用浮动栅雪崩注入型 MOS 管构成又称 FAMOS 型 EPROM。 D 端加正电压 – 形成浮动栅 – S 与 D 不导通为 “0”
D 端不加正电压 – 不形成浮动栅 – S 与 D 导通为 “1”
如果需要进行重新写入的话就需要驱散浮动栅浮动栅的驱散可以直接使用紫外线照射。
4. EEPROM多次性编程
EEPROM 是指带电可擦可编程只读存储器是一种掉电后数据不丢失的存储芯片。EEPROM 可以在电脑上或专用设备上擦除已有信息重新编程一般用在即插即用。 5. Flash Memory闪速型存储器
快闪存储器英语flash memory是一种电子式可清除程序化只读存储器的形式允许在操作中被多次擦或写的存储器。这种科技主要用于一般性数据存储以及在计算机与其他数字产品间交换传输数据如储存卡与U盘。闪存是一种特殊的、以宏块抹写的 EPROM。早期的闪存进行一次抹除就会清除掉整颗芯片上的数据。 4.2.5 存储器与CPU的连接
1. 存储容器的扩展
由于单片存储芯片的容量总是有限的很难满足实际的需要因此必须将若干存储芯片连在一起才能组成足够容量的存储器这就叫存储容量的扩展通常有位扩展和字扩展。
1位扩展
位扩展是指增加存储字长如 2 片 1K×4 位的芯片可组成 1K×8 位的存储器。 又如将 8 片 16K×1 位的存储芯片连接可组成一个 16K×8 位的存储器。 2字扩展
字扩展是指增加存储器字的数量如用 2 片 1K×8 位的存储芯片可组成一个 2K×8 位的存储器。 3字、位扩展
字、位扩展是指既增加存储字的数量又增加存储字长如用 8 片 1K×4 位的芯片组成 4K×8 位的存储器。
2. 存储器与 CPU 的连接
地址线的连接 存储芯片容量不同其地址线数也不同而 CPU 的地址线数往往比存储芯片的地址线数要多。通常总是将 CPU 地址线的低位与存储芯片的地址线相连。CPU 地址线的高位或作存储芯片扩充时用或作其他用法如作为片选信号等。 数据线的连接 CPU 的数据线数与存储芯片的数据线数也不一定相等此时必须对存储芯片扩位使其数据位数与 CPU 的数据线数相等。 读/写命令线的连接 CPU 读/写命令线一般可直接与存储芯片的读/写控制端相连通常高电平为读低电平为写。 片选线的连接 片选信号的连接是 CPU 与存储芯片正确工作的关键由于存储器是由许多存储芯片叠加组成的哪一片被选中完全取决于该存储芯片的片选控制端 CS‾\overline{\text{CS}}CS 是否能接收到来自 CPU 的片选有效信号。片选有效信号与 CPU 的访存控制信号 MREQ‾\overline{\text{MREQ}}MREQ低电平有效和地址有关。 合理选择存储芯片 合理选择存储芯片主要是指存储芯片类型RAM 或 ROM和数量的选择。通常选用 ROM 存放系统程序、标准子程序和各类常数等。RAM 则是为用户编程而设置的。此外在考虑芯片数量时要尽量使连线简单方便。 其他 比如时序的配合问题、速度问题、负载匹配问题等等。 4.2.6 存储器的校验
为什么要对存储器中的信息进行校验为了能够校验出信息是否正确如何进行编码纠错或检错能力与什么因素有关校验出信息出错后是如何进行纠错的你还知道哪些容错编码原理是什么
在计算机运行过程中由于种种原因致使数据在存储过程中可能出现差错所以需要对存储器中的信息进行校验。 编码的检测能力和纠错能力和什么有关 任意两组合法代码之间 二进制位 的 最少差异数也就是编码的最小距离。 纠错理论公式L - 1 D C PSDC L — 编码的最小距离D — 检测错误的位数C — 纠正错误的位数 1. 海明码的组成
海明码又称汉明码是由 Richard Hanming 于 1950 年提出的它具有一位纠错能力。
海明码采用奇偶校验海明码采用分组校验 海明码的分组是一种非划分方式分为 3 组每组有 1 位校验位共包括 4 位数据位
P3P2P1校验结果000无差错001P1 出错101P5 出错110P6 出错111P7 出错
校验位是只对一组数据进行校验不会和其它组共有位置所以海明码的校验位在 P1、P2、P4 也就是 2x 位上。
组成海明码的三要素
海明码的组成需添加 2k n k 1 位检测位检测位的位置在 2i i 0123…检测位的取值与该位所在的检测 “小组” 承担的奇偶校验任务有关 举例求 0101 按 “偶校验” 配置海明码 解因为 n 4 根据 2k n k 1 可得 k 3 汉明码排序如下 C1 对应 P1、P3、P5、P7 所在的组P3、P5、P7 中有1个0和2个1由于是偶校验所以C1 为 0同理可得 C2 为1C4 为 0 即 0101 的汉明码为 0100101 2. 海明码的纠错
海明码的纠错过程实际上是对传送后的海明码形成新的检测位 Pi i 01248…根据 Pi 的状态便可直接指出错误的位置。Pi 的状态是由原检测位 Ci 及其所在小组内 “1” 的个数确定的。 举例已知接收到的汉明码为 0100111按偶配原则配置原本传送的信息是什么 则新的检测位为 即 P4P2P1 110 第 6 位出错可纠正为 0100101 故要求传送的信息为 0101 PS这一块东西可能有点难以理解可参见博客《汉明码海明码》通俗易懂或者是看B站计算机组成原理唐朔飞-P36~P38 4.2.7 提高访存速度的措施
在计算机的发展过程中CPU 速度的提高是非常快的但是存储器速度的提升却非常的有限两者之间的差在逐渐的增大CPU 执行程序时所需要的指令、数据都来自于内存运行结果也要保存到内存当中如果存储器很慢CPU 再快也无法提高整机的速度这种现象在计算机结构领域称为存储墙是目前影响计算机性能的主要因素之一。
为了解决此类问题可通过以下几种方式去解决
采用高速器件采用层次结构 Cache-主存调整主存结构 单体多字系统 多体并行系统 4.3 高速缓冲存储器Cache 4.3.1 概述
高速缓冲存储器是存在于主存(DRAM)与CPU之间的一级存储器 由静态存储芯片(SRAM)组成容量比较小但速度比主存高得多 接近于CPU的速度。在计算机存储系统的层次结构中是介于中央处理器和主存储器之间的高速小容量存储器。它和主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。 程序访问的局部性原理程序访问的局部性原理包括时间局部性和空间局部性。时间局部性是指在最近的未来要用到的信息很可能是现在正在使用的信息因为程序中存在循环。空间局部性是指在最近的未来要用到的信息很可能与现在正在使用的信息在存储空间上是连续的因为指令通常是顺序存放、顺序执行的数据一般也是以向量、数组等形式簇聚地存储在一起的。
高速缓冲技术就是利用程序访问的局部性原理把程序中正在使用的部分存放在一个高速的、容量较小的Cache 中使 CPU 的访存操作大多针对 Cache 进行从而大大提高程序的执行速度。
Cache 的工作原理 缓存块 C 远小于主存的块数 M内存块和 Cache 块的大小是相同的所以块内地址位数也是相同的另外一个块在内存和 Cache 之间进行传送的时候是整体进行传送块内字节的顺序不会发生任何变化即内存的块内地址部分和 Cache 的块内地址部分的指是完全相等的。Cache 上有一个标记它标记的是主存块和 Cache 块之间的对应关系如果一个主存块调用到 Cache 当中就能将主存块号写到标记当中将来 CPU 给出一个内存地址它希望在 Cache 当中访问到这个数据首先要确定这个块是否已经被送到 Cache 当中就会拿给出地址的主存块号和 Cache 中的标记进行对比如果和某一个标记正好相等并且 Cache 块是有效的这个 Cache 块中就保存了需要在内存中访问的信息。
主存和缓存之间是按照块进行存储的按块进行传送的、块的大小是相同的、块内地址也是完全相同的。
任何时刻都有一些主存块处于缓存块中。CPU 欲读取主存某字时有两种可能一种时所需要的数已在缓存中即可直接访问 Cache另一种事所需的数不在 Cache 内此时需将该数所在的主存整个字块一次调入 Cache 种。第一种情况称为 CPU 访问 Cache 命中第二种情况称 CPU 访问 Cache 不命中通常用命中率来衡量 Cache 的效率命中率是指 CPU 要访问的信息已在 Cache 内的比率它是高速缓冲存储器最重要的技术指标命中率与 Cache 的容量与块长有关一般而言Cache 容量越大其 CPU 的命中率就越高。
块长取一个存取周期内从主存调出信息长度。
Cache - 主存系统的效率效率 e 与 命中率 有关e 访问 Cache 的时间 / 平均访问时间 × 100%
Cache 的基本结构 高速缓冲存储器主要由三大部分组成
Cache 存储体存放由主存调入的指令与数据块地址转换部件建立目录表以实现主存地址到缓存地址的转换替换部件在缓存已满时按一定策略进行数据块替换并修改地址转换部件
Cache 的读操作 Cache 写操作
在对 Cache 块内写入信息的时候必须与被映射象的主存块内的信息完全一致。通常有以下几种方法来保证 Cache 与主存内容保持一致性的问题。
写直达法 写操作时数据既写入 Cache 又写入主存写操作时间就是访问主存的时间Cache 块退出时不需要对主存执行写操作更新策略比较容易实现 写回法 写操作时只把数据写入 Cache 而不写入主存当 Cache 数据被替换出去时才写回主存写操作时间就是访问 Cache 的时间Cache 块退出时被替换的块需写回主存增加了 Cache 的复杂性
Cache 的改进
1增加 Cache 的级数 片载片内缓存单一缓存缓存直接与 CPU 制作在同一个芯片内 优点① 外部总线的利用率高② 存取速度快③ 系统的整体效率高缺点容量不大CPU 欲访问的信息可能不在缓存中就会去访问主存如果访问次数多了就会影响整机的速度 片外缓存两级缓存在主存和片内缓存之间再加一级缓存 优点由静态 RAM 组成从片外缓存调入片内缓存的速度jjiu能提高而 CPU 占用外部总线的时间就会大大下降整机工作速度明显提高 2统一缓存和分立缓存 统一缓存是指指令和数据都存放在同一缓存内的 Cache分开缓存是指指令和数据分别存放在两个缓存中一个叫指令 Cache一个叫数据 Cache两种缓存的选用主要考虑如下两个因素 与主存结构有关与机器对指令执行的控制方式有关 4.3.2 Cache — 主存地址映象
由主存地址映象到 Cache 地址称为地址映象可分为① 直接映象② 全相联映象③ 组相联映象④ 段相联映象。 直接映射是指主存当中任意一个给定的块它只能映射到或者是只能装载到某一个指定的 Cache 块当中。 每个缓存块 i 可以和若干个主存块对应但是每个主存块 j 只能和一个缓存块对应优点实现简单只需利用主存地址的某些位直接判断即可确定所需字块是否在缓存中。缺点不够灵活每个主存块只能固定地对应某个缓存块当程序恰好要重复访问对应同一缓存位置的不同主存块时就要不停地进行替换从而降低了命中率。 全相联映射允许主存中每一字块映象到 Cache 中任何一块位置上。 优点方式灵活命中率更高缩小了块冲突率。缺点所需的逻辑电路甚多成本较高实际的 Cache 还要采用各种措施来减少地址的比较次数。 组相联映射是对直接映象和全相联映象的一种折衷。 某一主存块 j 按模 Q 映射到缓存的第 i 组中的任一块 段相联映射是直接映象和全相联映象两者结合的又一种方式。它是将主存和 Cache 都分成若干段且使它们每段都包含的块数相等段之间采用全相联映象段内块之间采用直接映象。 4.3.3 替换算法
当新的主存块需要调入 Cache 并且它的可用空间位置又被占满时就产生了一个替换算法问题。 先进先出FIFO算法 FIFO 算法的原则总是将最先调入 Cache 的字块替换出来它不需要随时记录各字块的使用情况所以容易实现、开锁小。但其缺点是可能把一些需要经常使用的程序如循环程序〉块也作为最早进入 Cache的块而被替换出去。 近期最少使用LRU算法 LRU算法是将近期最少使用的块替换出来。它需要随时记录Cache中各个字块的使用情况以便确定哪个字块是近期最少使用的字块。LRU算法的平均命中率比FIFO高尤其是当分组容量加大时(组相联映象〉更能提高LRU算法的命中率。 4.4 辅助存储器 4.4.1 概述
辅助存储器作为主存的后援设备又称作外部存储器简称外存它与主存一起组成了存储器系统的 主存 --- 辅存层次与主存相比辅存具有容量大、速度慢、价格低、可脱机保持信息等特点属 “非易失性” 存储器。
特点不直接参与 CPU 交换信息
目前广泛用于计算机系统的辅助存储器有硬磁盘、软磁盘、磁带、光盘等。前三种均属磁表面存储器。 磁表面存储器是在不同形状如盘状、带状等的载体上涂有磁性材料层工作时靠载磁体高速运动由磁头在磁层上进行读写操作信息被记录在磁层上这些信息的轨迹就是磁道。
磁表面存储器的主要技术指标
1记录密度是指单位长度内所存储的二进制信息量。2存储容量是指外存能存储的二进制信息总数量一般以位或字节为单位。3平均寻址时间分为两个部分一个是磁头寻找到目标磁道的寻道时间其二是磁头等待欲读写的磁道区段旋转到磁头下方所需要的等待时间。4数据传输率是指单位时间内磁表面存储器向主机传送数据的位数或字节数。5误码率是衡量磁表面存储器出错概率的参数它等于从辅存出错时出错信息位数和读出的总信息位数之比。 4.4.2 磁记录原理和记录方式
磁记录原理
磁表面存储器通过磁头和记录介质的相对运动完成读写操作。
写操作记录介质在磁头下方匀速通过对写入线圈输入一定方向和大小的电流使磁头导磁体磁化产生一定方向和强度的磁场根据写入驱动电流的不同方向使磁层表面被磁化的极性方向不同以区别记录 “0” 或 “1”。 读操作记录介质在磁头下方匀速通过磁头相对于一个个被读出的磁化单元作切割磁力线的运动从而在磁头读线圈中产生感应电势其方向正好和磁通的变化方向相反由于原来磁化单元的剩磁通 ф 的方向不同感应电势方向也不同便可读出 “1” 或 “0” 两种不同信息。
磁表面存储器的记录方式
归零制RZ不归零制NRZ见 “1” 就翻的不归零制NRZ1调相制PM调频制FM改进调频制MFM
评价记录方式的主要指标为① 编码效率② 自同步能力 4.4.3 硬磁盘存储器
硬磁盘存储器的类型
按照磁头是否固定可划分为
固定磁头磁头位置固定不动磁盘上的每一个磁道都对应一个磁头特点是省去了磁头沿盘片径向运动所需寻找磁道的时间存取速度快只要磁头进入工作状态即可进行读写操作。 移动磁头在存取数据时磁头在盘面上作径向运动这类存储器可以由一个盘片组成也可由多个盘片装在一个同心主轴上每个记录面各有一个磁头。
按硬盘盘片是否可更换分为
可换盘磁盘存储器是指盘片可以脱机保存。固定盘磁盘存储器是指磁盘不能从驱动器中取下更换时要把整个 “头盘组合体” 一起更换。
硬磁盘存储器的结构
硬磁盘存储器是由磁盘驱动器、磁盘控制器和盘片组成。 硬磁盘存储器的发展方向
半导体盘提高磁盘记录密度提高传输率和缩短存取时间采用磁盘阵列 RAID
硬磁盘的磁道记录格式
定长记录格式不定长记录格式 4.4.4 软磁盘存储器
软磁盘存储器的盘片是用类似塑料薄膜唱片的柔性材料制成的简称软盘。 与硬盘的比较
硬盘软盘速度高低磁头固定、活动活动读写过程靠浮动磁头读写磁头不接触盘片直接接触盘片进行读写盘片固定盘、盘组大部分不可换可换盘片价格高低环境苛刻要求不苛刻4.4.5 光盘存储器
磁带存储器也属磁表面存储器其记录原理方式与磁盘存储器是相同的。从存取方式来看磁盘存储器属于直接存取设备而磁带存储器必须按顺序进行存取既磁带上的文件是按磁带头顺序存放的。由于磁带容量比较大位价格也比磁盘低格式统一便于互换因此仍是一种用于脱机存储的后备存储器。
磁带存储器是由磁带和磁带机两部分组成。 4.4.6 循环冗余校验码CRC码
磁表面存储器由于磁介质表面的缺陷、尘埃等原因致使出现多个错误码。CRC (Cyclic Redundancy Check码可以发现并纠正信息在存储或传送过程中连续出现的多位错误代码。因此 CRC校验码在磁介质存储器和计算机之间通信方面得到广泛应用。 4.4.7 光盘存储器
光盘存储器采用光存储技术利用激光写入和读出。
第一代光存技术 — 采用非磁性介质 — 不可擦写第二代光存技术 — 采用磁性介质 — 可擦写
光盘的存储原理
光盘存储器利用激光束在记录表面上存储信息根据激光束和反射光的强弱不同可实现信息的读写。
只读型光盘CD-ROM和 只写一次型光盘WORM — 热作用物理或化学变化可擦写型光盘 — 热磁效应 上篇第三章系统总线
