做网站的服务商,深圳市平面设计协会,技术支持 重庆网站,建设一个网站需要哪些步骤目录 1、前言免责声明 2、我目前已有的SDI编解码方案3、设计思路框架核模块解析设计框图IT6802解码芯片配置及采集ADV7611解码芯片配置及采集silicon9011解码芯片配置及采集纯verilog的HDMI 解码模块RGB888转YUV422SPMTE编码SDI模式图像缓存SPMTE SDIGTXGV8500 4、vivado工程1-… 目录 1、前言免责声明 2、我目前已有的SDI编解码方案3、设计思路框架核模块解析设计框图IT6802解码芯片配置及采集ADV7611解码芯片配置及采集silicon9011解码芯片配置及采集纯verilog的HDMI 解码模块RGB888转YUV422SPMTE编码SDI模式图像缓存SPMTE SDIGTXGV8500 4、vivado工程1--IT6802采集SDI输出5、vivado工程2--ADV7611采集SDI输出6、vivado工程3--silicon9011采集SDI输出7、vivado工程4--HDMI RTL解码SDI输出8、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项 9、上板调试验证并演示准备工作输出演示 10、福利工程代码的获取 FPGA实现HDMI输入转SDI视频输出提供4套工程源码和技术支持 1、前言
FPGA实现SDI视频编解码目前有两种方案 一是使用专用编解码芯片比如典型的接收器GS2971发送器GS2972优点是简单比如GS2971接收器直接将SDI解码为并行的YCRCBGS2972发送器直接将并行的YCRCB编码为SDI视频缺点是成本较高可以百度一下GS2971和GS2972的价格另一种方案是使用FPGA实现编解码利用FPGA的GTP/GTX资源实现解串优点是合理利用了FPGA资源GTP/GTX资源不用白不用缺点是操作难度大一些对FPGA水平要求较高。
没玩过SDI都不好意思说自己玩儿过FPGA这是CSDN某大佬说过的一句话鄙人深信不疑。。。本文使用Xilinx的Kintex7 FPGA实现HDMI转SDI视频输出提供3套vivado2019.1版本的工程源码4套工程的不同点在于输入HDMI视频解码方式的不同以适应不同的FPGA开发板。第一套工程使用IT6802解码输入的HDMI视频适应板载IT6802解码芯片的FPGA开发板第二套工程使用ADV7611解码输入的HDMI视频适应板载ADV7611解码芯片的FPGA开发板第三套工程使用silicon9011解码输入的HDMI视频适应板载silicon9011解码芯片的FPGA开发板第四套工程使用纯verilog实现的HDMI解码模块解码输入的HDMI视频适应没有板载HDMI解码芯片只有HDMI输入接口的FPGA开发板四套工程列表如下
_______________________________________________________________
|vivado工程 | 第一套工程 | 第二套工程 | 第三套工程 | 第四套工程 |
|vivado版本 | 2019.1 | 2019.1 | 2019.1 | 2019.1 |
|HDMI解码芯片 | IT6802 | ADV7611 |silicon9011| 无 |
|HDMI解码方式 | 硬件解码 | 硬件解码 | 硬件解码 | RTL模块解码 |
|输入视频 | HDMI | HDMI | HDMI | HDMI |
|HDMI解码后视频| RGB888 | RGB888 | RGB888 | RGB888 |
|输出视频 | SDI | SDI | SDI | SDI |
_______________________________________________________________使用笔记本电脑模拟HDMI输入视频分辨率为1920X108060HzFPGA首先用纯verilog实现的i2c控制器配置HDMI解码芯片(第四套工程除外)FPGA采集HDMI输入解码后的RGB888数据经过RGB888转YUV422模块输出YUV422视频再经过SPMTE编码模块将YUV422视频数据加上SDI数据帧头、帧尾以及控制信息等组成数据包此时原有的视频时序已经被打乱需要将视频缓存致DDR3中所以先将视频写入DDR3然后读出送入Xilinx官方的SPMTE SDI IP核做SDI数据编码同时需要输入SDI模式该模块也包含在代码中从SPMTE SDI IP核输出的已是标准SDI并行视频最后调用GTX原语将SDI并行视频进行高速串行编码发送为了保证数据的可靠性在FPGA开发板需配套一颗GV8500以增强驱动当然换其他IC也可以做到最后通过板载的BNC接口将SDI视频发送出去。
本文详细描述了FPGA实现HDMI转SDI视频输出的实现设计方案工程代码编译通过后上板调试验证文章末尾有演示视频可直接项目移植适用于在校学生、研究生项目开发也适用于在职工程师做项目开发可应用于医疗、军工等行业的数字成像和图像传输领域 提供完整的、跑通的工程源码和技术支持 工程源码和技术支持的获取方式放在了文章末尾请耐心看到最后 关于SDI的理论知识部分可自行搜索一下很多大佬讲得很详细也可以参考我之前写的文章点击查看SDI理论
免责声明
本工程及其源码即有自己写的一部分也有网络公开渠道获取的一部分(包括CSDN、Xilinx官网、Altera官网等等)若大佬们觉得有所冒犯请私信批评教育基于此本工程及其源码仅限于读者或粉丝个人学习和研究禁止用于商业用途若由于读者或粉丝自身原因用于商业用途所导致的法律问题与本博客及博主无关请谨慎使用。。。
2、我目前已有的SDI编解码方案
我的博客主页开设有SDI视频专栏里面全是FPGA编解码SDI的工程源码及博客介绍既有基于GS2971/GS2972的SDI编解码也有基于GTP/GTX资源的SDI编解码专栏地址链接点击直接前往
3、设计思路框架核模块解析
提供3套vivado2019.1版本的工程源码4套工程的不同点在于输入HDMI视频解码方式的不同以适应不同的FPGA开发板。第一套工程使用IT6802解码输入的HDMI视频适应板载IT6802解码芯片的FPGA开发板第二套工程使用ADV7611解码输入的HDMI视频适应板载ADV7611解码芯片的FPGA开发板第三套工程使用silicon9011解码输入的HDMI视频适应板载silicon9011解码芯片的FPGA开发板第四套工程使用纯verilog实现的HDMI解码模块解码输入的HDMI视频适应没有板载HDMI解码芯片只有HDMI输入接口的FPGA开发板四套工程列表如下
设计框图
第一套工程设计框架如下 第二套工程设计框架如下 第三套工程设计框架如下 第四套工程设计框架如下
IT6802解码芯片配置及采集
第一套工程使用IT6802解码输入的HDMI视频适应板载IT6802解码芯片的FPGA开发板IT6802解码芯片需要i2c配置才能使用关于IT6802解码芯片的配置和使用请参考我往期的博客博客地址点击直接前往 IT6802解码芯片配置及采集这两部分均用verilog代码模块实现代码中配置为1920x1080分辨率代码位置如下
ADV7611解码芯片配置及采集
第二套工程使用ADV7611解码输入的HDMI视频适应板载ADV7611解码芯片的FPGA开发板ADV7611解码芯片需要i2c配置才能使用ADV7611解码芯片配置及采集这两部分均用verilog代码模块实现代码中配置为1920x1080分辨率代码位置如下
silicon9011解码芯片配置及采集
第三套工程使用silicon9011解码输入的HDMI视频适应板载silicon9011解码芯片的FPGA开发板silicon9011解码芯片需要i2c配置才能使用关于silicon9011解码芯片的配置和使用请参考我往期的博客博客地址点击直接前往 silicon9011解码芯片配置及采集这两部分均用verilog代码模块实现代码位置如下
纯verilog的HDMI 解码模块
第四套工程使用纯verilog实现的HDMI解码模块解码输入的HDMI视频适应没有板载HDMI解码芯片只有HDMI输入接口的FPGA开发板模块输入为差分HDMI视频输出为RGB888的VGA视频并伴随解码的像素时钟、行同步信号、场同步信号以及数据有效信号此外该模块还有配套的EDID模块负责和输入源协商视频分辨率等基本信息通过i2c接口与外接通信IDED信息是固定的十六进制文件例化了ROM用来存储上电自动加载该模块最高只支持1920x108060Hz分辨率的输入视频解码更高的2K、4K暂不支持代码位置如下
RGB888转YUV422
这个模块很简单 RGB888进YUV422出十几行代码的事儿不必多讲采用纯verilog代码实现代码位置如下
SPMTE编码
SPMTE编码模块将YUV422视频数据加上SDI数据帧头、帧尾以及控制信息等组成数据包此时原有的视频时序已经被打乱代码位置和核心代码部分如下
SDI模式
这个模块根据输入的HDMI视频分辨率来选择不同的SDI模式这个信号会给到后面的Xilinx官方的SPMTE SDI IP核使用根据Xilinx官方手册SDI发送模式如下 代码中体现如下 代码位置如下
图像缓存
由于原有的输入视频时序已经被打乱所以输入图像必须经DDR缓存调用Xilinx官方的MIG 核FIFO IP核将DDR的用户接口封装为FIFO读写模式方便用户使用将图像缓存进DDR3中做4帧缓存如果你觉得延时太高了可以改为缓存2帧DDR3地址读写部分如下 图像缓存代码位置如下
SPMTE SDI
调用Xilinx官方的SPMTE SDI IP核做SDI数据编码同时需要输入SDI模式该模块也包含在代码中从SPMTE SDI IP核输出的已是标准SDI并行视频SPMTE SDI IP是Xilinx提供的专门用于SDI视频编解码的IP可以免费试用这里调用该IP并添加了一些用户代码代码位置如下
GTX
调用GTX原语将SDI并行视频进行高速串行编码发送为了达到GTX变速的目的这里没有调用GTX IP而是直接调用其原语实现需要读者对GTX有较深的理解代码位置如下 这里对GTX的时钟有严格要求必须使用一对148.5 MHz和一对148.35 MHz的时钟作为参考时钟否则运行不了SDI视频解码原理图如下
GV8500
为了保证数据的可靠性在FPGA开发板需配套一颗GV8500以增强驱动当然换其他IC也可以做到最后通过板载的BNC接口将SDI视频发送出去。原理图如下
4、vivado工程1–IT6802采集SDI输出
开发板FPGA型号Xilinx–Kintex7–xc7k325tffg676-2 开发环境Vivado2019.1 输入笔记本电脑输出模拟HDMI视频输入分辨率1920x108060HzIT6802解码 输出SDI 应用FPGA实现HDMI转SDI视频输出 工程代码架构如下 综合编译完成后的FPGA资源消耗和功耗预估如下
5、vivado工程2–ADV7611采集SDI输出
开发板FPGA型号Xilinx–Kintex7–xc7k325tffg676-2 开发环境Vivado2019.1 输入笔记本电脑输出模拟HDMI视频输入分辨率1920x108060HzADV7611解码 输出SDI 应用FPGA实现HDMI转SDI视频输出 工程代码架构如下 综合编译完成后的FPGA资源消耗和功耗预估如下
6、vivado工程3–silicon9011采集SDI输出
开发板FPGA型号Xilinx–Kintex7–xc7k325tffg676-2 开发环境Vivado2019.1 输入笔记本电脑输出模拟HDMI视频输入分辨率1920x108060Hzsilicon9011解码 输出SDI 应用FPGA实现HDMI转SDI视频输出 工程代码架构如下 综合编译完成后的FPGA资源消耗和功耗预估如下
7、vivado工程4–HDMI RTL解码SDI输出
开发板FPGA型号Xilinx–Kintex7–xc7k325tffg676-2 开发环境Vivado2019.1 输入笔记本电脑输出模拟HDMI视频输入分辨率1920x108060HzHDMI RTL模块解码 输出SDI 应用FPGA实现HDMI转SDI视频输出 工程代码架构如下 综合编译完成后的FPGA资源消耗和功耗预估如下
8、工程移植说明
vivado版本不一致处理
1如果你的vivado版本与本工程vivado版本一致则直接打开工程 2如果你的vivado版本低于本工程vivado版本则需要打开工程后点击文件–另存为但此方法并不保险最保险的方法是将你的vivado版本升级到本工程vivado的版本或者更高版本 3如果你的vivado版本高于本工程vivado版本解决如下 打开工程后会发现IP都被锁住了如下 此时需要升级IP操作如下
FPGA型号不一致处理
如果你的FPGA型号与我的不一致则需要更改FPGA型号操作如下 更改FPGA型号后还需要升级IP升级IP的方法前面已经讲述了
其他注意事项
1由于每个板子的DDR不一定完全一样所以MIG IP需要根据你自己的原理图进行配置甚至可以直接删掉我这里原工程的MIG并重新添加IP重新配置 2根据你自己的原理图修改引脚约束在xdc文件中修改即可 3纯FPGA移植到Zynq需要在工程中添加zynq软核
9、上板调试验证并演示
准备工作
你需要有以下装备才能移植并测试该工程代码 1笔记本电脑 2FPGA开发板 3板载的HDMI输入接口和SDI输出接口 4SDI转HDMI盒子 5HDMI显示要求分辨率支持1920x1080 测试平台框图如下 我用的SDI转HDMI盒子如下某宝有卖
输出演示
输出演示如下
10、福利工程代码的获取
福利工程代码的获取 代码太大无法邮箱发送以某度网盘链接方式发送 资料获取方式私或者文章末尾的V名片。 网盘资料如下
