c 做精品课程网站,重庆制作网站有哪些,网站建设的前期投入,重庆建站网站流程及费用ILA IP核
背景介绍 在用FPGA做工程项目时#xff0c;当Verilog代码写好#xff0c;我们需要对代码里面的一些关键信号进行上板验证查看。首先#xff0c;我们可以把需要查看的这些关键信号引出来#xff0c;接好线通过示波器进行实时监测#xff0c;但这会用到大量的线材…ILA IP核
背景介绍 在用FPGA做工程项目时当Verilog代码写好我们需要对代码里面的一些关键信号进行上板验证查看。首先我们可以把需要查看的这些关键信号引出来接好线通过示波器进行实时监测但这会用到大量的线材与仪器设备增加了项目开发的难且这样成本较高非常不利于初学者。 此时使用Xilinx旗下Vivado软件自带的逻辑分析仪ILAIP核就能很好的解决对代码内部信号分析的问题。不过该IP核会占用板卡的部分资源。
ILA IP核运行原理 首先我们将待测模块的信号引出给ILAILA通过JTAG接口连接仿真器与我们的电脑相连接。这样我们就可以在PC上实时监测待测模块的数据变化。 ILA IP核的使用 关于ILA IP核的使用与IP核中各个参数所代表的意思可以参考CSDN上以下的两篇文章 FPGA学习笔记5——硬件调试与使用内置的集成逻辑分析仪ILAIP核 FPGA — Vivado下ILA(逻辑分析仪)详细使用方法 代码演示
1、注意ILA的所有信号均位输入信号
2、主要需要监测信号的位宽
3、以下代码表示我们需要对三个信号进行监测这三个信号的位宽分别为1、1、26
// ila_0.veo中代码
ila_0 your_instance_name (.clk(clk), // input wire clk.probe0(probe0), // input wire [0:0] probe0 .probe1(probe1), // input wire [1:0] probe1 .probe2(probe2) // input wire [25:0] probe2
);上板验证需要注意的点 在文章FPGA — Vivado下ILA(逻辑分析仪)详细使用方法中关于上板弹出界面的操作及操作代表的含义已有详细说明。如下图展示的ILA Croe 的状态控制和显示窗口。 以及下图所展示的信号产生触发信号时的条件设置。这些都是需要理解的点在调试的过程中需要反复的去点击这些设置才能很好的将该IP核的作用发挥出来同时也能提高我们编程的效率。
