做会议活动的网站,深圳商业网站建设模板,上海关键词优化报价,番禺人才网站系列文章
数值#xff08;整数#xff0c;实数#xff0c;字符串#xff09;与数据类型#xff08;wire、reg、mem、parameter#xff09; 运算符 数据流建模 行为级建模 结构化建模 组合电路的设计和时序电路的设计 有限状态机的定义和分类 期末复习——数字逻辑电路分…系列文章
数值整数实数字符串与数据类型wire、reg、mem、parameter 运算符 数据流建模 行为级建模 结构化建模 组合电路的设计和时序电路的设计 有限状态机的定义和分类 期末复习——数字逻辑电路分为哪两类它们各自的特点是什么 期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种它们的特点是 期末复习——解释下列名词FPGA、ASIC、IP、RTL、EDA、HDL、FSM 期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么能否相互嵌套 期末复习——设计带进位输入和输出的8位全加器包括测试模块 期末复习——举重比赛有三名裁判当运动员将杠铃举起后须有两名或两名以上裁判认可方可判定试举成功若用A、B、C分别代表三名裁判的意见输入同意为1否定为0F为裁判结果输出 系列文章设计一个带异步复位端且高电平有效的32分频电路 设计一个带异步复位端且高电平有效的32分频电路
module clkdiv(clk,reset,clkout);input clk,reset;output clkout;reg[4:0] counter;//32是2的5次方需要5位计数器always (posedge clk or posedge reset)beginif (reset 1) counter 5b00000;else countercounter1;endassign clkoutcounter[4];
endmodule测试模块示例
module clkdiv_tb;reg clk,reset;wire clkout;clkdiv U1(clk,reset,clkout);initialbeginclk1b0,reset1b1;#10 reset1b0;endalways #20 clk~clk;
endmodule
