找个网站,北京装饰公司名称,平面广告设计培训,企业网站类型有哪些一、概述
FPGA是可编程逻辑器件的一种#xff0c;本质上是一种高密度可编程逻辑器件。 FPGA的灵活性高、开发周期短、并行性高、具备可重构特性#xff0c;是一种广泛应用的半定制电路。
FPGA的原理
采用基于SRAM工艺的查位表结构#xff08;LUT#xff09;#xff0c;…一、概述
FPGA是可编程逻辑器件的一种本质上是一种高密度可编程逻辑器件。 FPGA的灵活性高、开发周期短、并行性高、具备可重构特性是一种广泛应用的半定制电路。
FPGA的原理
采用基于SRAM工艺的查位表结构LUTLUT用于实现实际逻辑电路的功能LUT本质上是一个RAM事先将相应的结果存放于一个存储单元输入信号进行逻辑计算就等于输入一个地址进行查表将地址对应内容输入。 FPGA综合工具完成Verilog语言描述、逻辑网表到LUT实现的过程。即用户通过原理图或者HDL语言描述一个逻辑电路后FPGA开发软件会自动计算逻辑电路的所有可能结果并把真值表结果事先写入LUT的RAM中EDA工具生成的烧进FPGA的bitstream文件。
FPGA的结构
FPGA内部有多中部件如DSP、Memory(BLOCK RAM/BLOCK ROM)、布线资源、可编程输入单元等但最基本单元式CLB逻辑块CLB的组成有查找表LUT寄存器Flip-flop多路选择器Mux。
CLB LUT是FPGA用于实现组合逻辑电路的器件具体作用是存储组合逻辑电路计算的所有结果通过LUT代替组合逻辑而LUT中的值只和输入有关因此FPGA中组合逻辑的功能由输入决定不再和复杂度有关LUT实现的组合逻辑的延迟是固定的
Mux 多路选择配合LUT实现根据输入选择结果
FPGA中全局时钟资源
大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求一般在FPGA设计中采用全局时钟资源驱动设计的主时钟以达到最低的时钟抖动和延迟。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、BUFGMUX、BUFGDLL和DCM
IBUFG输入全局缓冲是与专用全局时钟输入管脚相连接的首级全局缓冲。所有从全局时钟管脚输入的信号必须经过IBUF元否则在布局布线时会报错。 IBUFG支持AGP、CTT、GTL、GTLP、HSTL、LVCMOS、LVDCI、LVDS、LVPECL、LVTTL、PCI、PCIX和 SSTL等多种格式的IO标准。
IBUFGDSIBUFG的差分形式当信号从一对差分全局时钟管脚输入时必须使用IBUFGDS作为全局时钟输入缓冲。
BUFG全局缓冲它的输入是IBUFG的输出BUFG的输出到达FPGA内部的IOB、CLB、选择性块RAM的时钟延迟和抖动最小。
BUFGCE带有时钟使能端的全局缓冲。它有一个输入I、一个使能端CE和一个输出端O。只有当BUFGCE的使能端CE有效(高电平)时BUFGCE才有输出。
BUFGMUX全局时钟选择缓冲它有I0和I1两个输入一个控制端S一个输出端O。当S为低电平时输出时钟为I0反之为I1。需要指出的是BUFGMUX的应用十分灵活I0和I1两个输入时钟甚至可以为异步关系
BUFGP相当于IBUG加上BUFG。
BUFGDLL全局缓冲延迟锁相环相当于BUFG与DLL的结合。BUFGDLL在早期设计中经常使用用以完成全局时钟的同步和驱动等功能。随着数字时钟管理单元(DCM)的日益完善目前BUFGDLL的应用已经逐渐被DCM所取代。
DCM数字时钟管理单元主要完成时钟的同步、移相、分频、倍频和去抖动等。DCM与全局时钟有着密不可分的联系为了达到最小的延迟和抖动几乎所有的DCM应用都要使用全局缓冲资源。DCM可以用Xilinx ISE软件中的Architecture Wizard直接生成。
FPGA工作流程
逻辑设计验证 》 综合 》 实现 》 编程与调试
综合
将高层次FPGA设计转化为逻辑链接网表的过程。 综合过程将会检查代码语法并分析设计层次结构并针对用户选定的器件进行优化综合结束产生硬件资源估算但不一定准确
实现
通过翻译、映射、布局布线等过程将逻辑设计进一步转译为可以下载烧录到FPGA器件的特定物理文件格式的过程。 翻译过程是将所有的输入网表和约束条件组合成一个逻辑设计文件这些信息被保存为NGD文件 映射是将带有逻辑原酸的整个电路划分为子块一遍可以被装入到FPGA逻辑块中。该过程将NGD文件定义的逻辑适用于FPGA并生成一个NCD文件。 布局布线是确定FPGA中逻辑单元的位置确定单元间的连线。
二、Xilinx FPGA开发
Vivado使用
FPGA开发——vivado使用
FPGA开发项目list
本科比赛项目 Triumphcore FPGA调测试记录
