要怎么做网站推广,互联网建站公司,个人网站建站申请,郑州网站建设哪家好上回书说到数电中的最常用的表达式——逻辑表达式(由布尔代数组成)以及常用的两种图表——真值表(真值表表示的是所有的输入可能的线性组合以及输出)和卡诺图(卡诺图则是一种化简工具#xff0c;排除冗余项#xff0c;合并可合并项)。 今天#xff0c;先来看看昨天说的基本逻… 上回书说到数电中的最常用的表达式——逻辑表达式(由布尔代数组成)以及常用的两种图表——真值表(真值表表示的是所有的输入可能的线性组合以及输出)和卡诺图(卡诺图则是一种化简工具排除冗余项合并可合并项)。 今天先来看看昨天说的基本逻辑电路功能图的Modelsim的Verilog仿真,代码较为丑陋请多包涵。 首先是主要的程序文件sign.v。
module sign( input wire a,b, //输入 output wire p0,p1,p2,p3,p4 //输出 ); assign p0 ba; //与门 assign p1 a|b; //或门 assign p2 ~a; //非门 assign p3 a^b; //异或门 assign p4 ~(a^b); //同或门 endmodule 其次是测试文件sign_tb.v。
timescale 1ns/1ns module sign_tb; wire p0,p1,p2,p3,p4; reg a,b;
sign U(.p0(p0),.p1(p1),.p2(p2),.p3(p3),.p4(p4),.a(a),.b(b));
initial // initializes the register variable to a definite value of one
begin #20 a0;b0; #20 a0;b1; #20 a1;b0; #20 a1;b1; #20 $stop; end endmodule 这是Verilog文件在Modelsim中运行的两个必要的文件看看仿真图大家可以对比真值表记忆理解。 此外大家除了使用这软件编程的程序呢也可以通过Multisim来模拟硬件的仿真。在Mutisim里面只需要点击放置其他数字找到TTL就能够看见各种门电路当然还有一些能够起到门电路功能的芯片也包含在里面大家可以去探索。后续也会出一点Modelsim以及Multisim的一些仿真实例。 好了完成昨天遗留的部分咱们继续记笔记本次咱们看的是组合逻辑电路的分析与设计。组合逻辑电路是数字电路的一种类型。组合逻辑电路在任何时刻的输出仅仅取决于当时的输入信号而与电路原来的状态无关这里就要注意了因为在后面的时序电路中它的输出是次态和现态有关。组合逻辑电路呢它里面最重要的部分就是门电路把这些门组合起来就能够构成组合逻辑电路了。 接着就是它的两个考点一个是组合逻辑电路的分析步骤如下1、确定逻辑电路的输入和输出根据题目明确有哪些输入变量以及对应的输出变量。2、写出逻辑表达式根据电路中逻辑门的连接关系从输入到输出逐步推导写出每个输出变量与输入变量之间的逻辑表达式。3、化简逻辑表达式使用逻辑代数的定律和公式对表达式进行化简以得到最简形式。4、列出真值表将输入变量的所有可能取值组合逐一列出并计算出对应的输出值。5、分析逻辑功能根据真值表总结和描述电路的逻辑功能即说明在不同输入组合下输出的情况。另外一个则是组合逻辑电路的设计步骤如下1、明确设计要求根据题目确定电路的输入和输出变量以及它们之间需要实现的逻辑关系。例如设计一个判断两个一位二进制数是否相等的电路。2、列出真值表根据设计要求列出输入变量的所有可能组合以及对应的输出值。3、写出逻辑表达式根据真值表通过逻辑函数的化简方法如卡诺图、公式法等写出最简的逻辑表达式。4、画出逻辑电路图根据化简后的逻辑表达式使用逻辑门电路画出相应的逻辑电路图。但是这里它有时候会恶心你非得用与非门或者是或非门去画电路图这就要去转换式子了。我也是无语了。有那么多的门不用非得选唯一的一种门电路。个人看法不要为了用一个考点而去出题目多一点创新不好吗 最后来看组合逻辑电路的应用——半加器和全加器半加器是一种实现两个一位二进制数相加的组合逻辑电路。它能产生本位和Sum以及向高位的进位Carry但不考虑低位来的进位。半加器由一个异或门和一个与门构成。异或门用于产生本位和与门用于产生向高位的进位。全加器是能够计算三个一位二进制数相加的组合逻辑电路。它不仅考虑两个加数还考虑来自低位的进位并产生本位和以及向高位的进位。全加器通常由两个半加器和一个或门构成。其中一个半加器用于计算两个加数的和另一个半加器用于计算这个和与低位进位的和或门用于产生向高位的进位。 今天就讲到这里大家想想怎么去仿真。明天再告诉大家。 欲知后事如何且听下回分解。OVO.......
