网站开发职责,做一视频网站,公司注册网址怎么弄,网页链接制作生成RISC(Reduced Instruction Set Computer)和CISC(complex instruction set computer)是当前CPU的两种架构。 它们的区别在于不同的CPU设计理念和方法。 早期的CPU全部是CISC架构#xff0c;它的设计目的是要用最少的机器语言指令来完成所需的计算任务。比如对于乘法运算#x… RISC(Reduced Instruction Set Computer)和CISC(complex instruction set computer)是当前CPU的两种架构。 它们的区别在于不同的CPU设计理念和方法。 早期的CPU全部是CISC架构它的设计目的是要用最少的机器语言指令来完成所需的计算任务。比如对于乘法运算 在CISC架构的CPU上可能需要这样一条指令MUL ADDRA, ADDRB就可以将ADDRA和ADDRB中的数相乘并将结果储 存在ADDRA中。将ADDRA, ADDRB中的数据读入寄存器相乘和将结果写回内存的操作全部依赖于CPU中设计的逻辑来 实现。这种架构会增加CPU结构的复杂性和对CPU工艺的要求但对于编译器的开发十分有利。比如上面的例子C程序 中的a*b就可以直接编译为一条乘法指令。 RISC架构要求软件来指定各个操作步骤。上面的例子如果要在RISC架构上实现将ADDRA, ADDRB中的数据读入寄 存器相乘和将结果写回内存的操作都必须由软件来实现比如MOV A, ADDRA; MOV B, ADDRB; MUL A, B; STR A DDRA, A。这种架构可以降低CPU的复杂性以及允许在同样的工艺水平下生产出功能更强大的CPU但对于编译器的设计 有更高的要求。
CISC(Complex Instruction Set Computers复杂指令集计算集)和RISC(Reduced Instruction Set Computers)是两大类 主流的CPU指令集类型其中CISC以IntelAMD的X86 CPU为代表而RISC以ARMMIPSRISC-V,IBM POWER PC 为代表。RISC的设计初衷针对CISC CPU复杂的弊端选择一些可以在单个CPU周期完成的指令以降低CPU的复杂度 将复杂性交给编译器。举一个例子CISC提供的乘法指令调用时可完成内存a和内存b中的两个数相乘结果存入内存a 需要多个CPU周期才可以完成而RISC不提供“一站式”的乘法指令需调用四条单CPU周期指令完成两数相乘内存 a加载到寄存器内存b加载到寄存器两个寄存器中数相乘寄存器结果存入内存a。按照此思路早期的设计出的RISC 指令集指令数是比CISC少些但后来很多RISC的指令集中指令数反超了CISC因此引用指令的复杂度而非数量来区 分两种指令集。 当然CISC也是要通过操作内存、寄存器、运算器来完成复杂指令的。它在实现时是将复杂指令转换成了一个微程序 微程序在制造CPU时就已存储于微服务存储器。一个微程序包含若干条微指令也称微码执行复杂指令时实际上是 在执行一个微程序。这也带来两种指令集的一个差别微程序的执行是不可被打断的而RISC指令之间可以被打断所以理 论上RISC可更快响应中断。 在此总结一下CISC和RISC的主要区别
CISC的指令能力强但多数指令使用率低却增加了CPU的复杂度指令是可变长格式RISC的指令大部分为单周期指令 指令长度固定操作寄存器只有Load/Store操作内存 CISC支持多种寻址方式RISC支持方式少 CISC通过微程序控制技术实现RISC增加了通用寄存器硬布线逻辑控制为主是和采用流水线 CISC的研制周期长 RISC优化编译有效支持高级语言
