山东平台网站建设公司,单县网站建设,零基础搭建网站,广州开发网站设计时序反馈移位寄存器建模 1#xff0c;阻塞赋值实现的LFSR#xff0c;实际上并不具有LFSR功能1.1.1#xff0c;RTL设计#xff0c;阻塞赋值1.1.2#xff0c;tb测试代码1.1.3#xff0c;波形仿真输出#xff0c;SIM输出#xff0c;没实现LFSR1.2.1#xff0c;RTL设计阻塞赋值实现的LFSR实际上并不具有LFSR功能1.1.1RTL设计阻塞赋值1.1.2tb测试代码1.1.3波形仿真输出SIM输出没实现LFSR1.2.1RTL设计非阻塞赋值1.2.2RTL设计非阻塞赋值1.2.3波形功能实现LFSR 三级目录 1阻塞赋值实现的LFSR实际上并不具有LFSR功能
线性反馈移位寄存器LFSR是带反馈回路的时序逻辑。 反馈回路给习惯于顺序阻塞赋值描述时序逻辑的设计人员带来了麻烦。
1.1.1RTL设计阻塞赋值
//
module lfsrb1(q3, clk, pre_n);
output q3;
input clk, pre_n;
reg q1, q2, q3;
wire n1;assign n1 q1 ^ q3;always(posedge clk or negedge pre_n)if(!pre_n) beginq3 1b1;q2 1b1;q1 1b1;endelse beginq3 q2;q2 n1;q1 q3;endendmodule1.1.2tb测试代码
module test_lfsrb1;
reg clk, pre_n;
wire q3;lfsrb1 u1_lfsrb1(
.q3 (q3 ),
.clk (clk ),
.pre_n (pre_n )
);always #5 clk ~clk; // T 10initial begin
clk 1b1;
pre_n 1b0;#100
pre_n 1b1;
endendmodule1.1.3波形仿真输出SIM输出没实现LFSR 1.2.1RTL设计非阻塞赋值
module test_lfsrb1;
reg clk, pre_n;
wire q3;lfsrb1 u1_lfsrb1(
.q3 (q3 ),
.clk (clk ),
.pre_n (pre_n )
);always #5 clk ~clk; // T 10initial begin
clk 1b1;
pre_n 1b0;#100
pre_n 1b1;
endendmodule除非使用中间暂存变量否则上例所示的赋值是不可能实现反馈逻辑的。 1.2.2RTL设计非阻塞赋值
mmodule lfsrb1(q3, clk, pre_n);
output q3;
input clk, pre_n;
reg q1, q2, q3;
wire n1;assign n1 q1 ^ q3;always(posedge clk or negedge pre_n)if(!pre_n) beginq3 1b1;q2 1b1;q1 1b1;endelse beginq3 q2;q2 n1;q1 q3;endendmodule1.2.3波形功能实现LFSR 三级目录
