青岛百度网站建设,广州手机网站建设,网站制作二级网页怎么做,西宁网络推广公司DFT scan可以分为DC和AC两种#xff0c;区别如下图 DC模式需要ate测试机台提供test clock时钟#xff08;最快100M#xff09;#xff0c;DFT工程师需要升级普通reg变成带si和so#xff0c;se pin的reg#xff0c;并插入扫描链#xff08;scan chain#xff09;#x…DFT scan可以分为DC和AC两种区别如下图 DC模式需要ate测试机台提供test clock时钟最快100MDFT工程师需要升级普通reg变成带si和sose pin的reg并插入扫描链scan chain用于检查设计中尽量多的cell包括组合逻辑提高覆盖率是个技术活需要引入更多的组合逻辑而且要更多的patternpattern是设计中外部输入的值得各种组合。DC模式主要检查设计中stuck at 0和stuck at 1的错误举例来说一个与门输入都是1输出必然是1如果测试出来输出是0那么就有stuck at 0SA0的错误而输入都是0得到的结果是1就有SA1的错误。
AC模式下test clock来自pll也就是func clock同源频率func clock频率只不过AC模式下clock从源头出来经过occ电路再与func clock重叠此时test clock与func clock在occ电路处有了分别他们就不是同一个clock在sdc中如果区分开写两个sdc需要在各自sdc中用set_case_analysis设置好mux的输入用以区分两个clock也可以不分开跟mbist一样写到一个sdc里另外一点区别是ac mode下不检查reg与mem的timingac这个模式用来检查data path组合逻辑的transition问题有些cell低频下功能正常但制造过程中性能受损导致高频下transition达不到预期这也是一种错误。
