pc网站增加手机站,什么专业学网页设计制作,2022年关键词排名,做美食的网站哪个好视频讲解 [AG32VF407]国产MCUFPGA Verilog编写控制2路gpio输出不同频率方波实验 实验过程
根据原理图#xff0c;选择两个pin脚作为输出 修改VE文件#xff0c;clk选择PIN_OSC#xff0c;使用内部晶振8Mhz#xff0c;gpio使用PIN_51和52#xff0c;pinout是数组 添加pll…视频讲解 [AG32VF407]国产MCUFPGA Verilog编写控制2路gpio输出不同频率方波实验 实验过程
根据原理图选择两个pin脚作为输出 修改VE文件clk选择PIN_OSC使用内部晶振8Mhzgpio使用PIN_51和52pinout是数组 添加pll修改pll输入频率8M输出c032Mhz 输出c18Mhz 增加verilog逻辑代码两个always循环按照c0和c1翻转pin_51和pin_52
timescale 1ns / 1nsmodule test(clk,pinout);input clk;
output [2:0] pinout;
reg [2:0] pinout;pll pll1_inst (.areset ( 1b0 ),.inclk0 ( clk ),.c0 ( c0 ),.c1 ( c1 ));wire c0;
wire c1;initial begin
pinout 3b111;
endalways(posedge c0) beginpinout[0] ~pinout[0];
endalways(posedge c1) beginpinout[1] ~pinout[1];
endendmodule烧录选择full chip erase before program 实测波形这里12Mx224M还有3.2Mx26.4M和实际设置有差异不确定是内部晶振问题还是配置问题还需要和AGM进行技术咨询总体的逻辑是符合预期调整clock out的比例波形输出也成比例。
