西安专题门户响应式网站建设,网络安全管理系统,网站建设及优化的策划书,做网站一天能接多少单往期内容 本专栏往期内容#xff0c;interrtupr子系统#xff1a; 深入解析Linux内核中断管理#xff1a;从IRQ描述符到irq domain的设计与实现Linux内核中IRQ Domain的结构、操作及映射机制详解中断描述符irq_desc成员详解Linux 内核中断描述符 (irq_desc) 的初始化与动态分…往期内容 本专栏往期内容interrtupr子系统 深入解析Linux内核中断管理从IRQ描述符到irq domain的设计与实现Linux内核中IRQ Domain的结构、操作及映射机制详解中断描述符irq_desc成员详解Linux 内核中断描述符 (irq_desc) 的初始化与动态分配机制详解 pinctrl和gpio子系统专栏 专栏地址pinctrl和gpio子系统 编写虚拟的GPIO控制器的驱动程序和pinctrl的交互使用 – 末片有专栏内容观看顺序 input子系统专栏 专栏地址input子系统input角度I2C触摸屏驱动分析和编写一个简单的I2C驱动程序 – 末片有专栏内容观看顺序 I2C子系统专栏 专栏地址IIC子系统具体芯片的IIC控制器驱动程序分析i2c-imx.c-CSDN博客 – 末篇有专栏内容观看顺序 总线和设备树专栏 专栏地址总线和设备树设备树与 Linux 内核设备驱动模型的整合-CSDN博客 – 末篇有专栏内容观看顺序 1.中断路径上的3个部件
● 中断源 中断源指引发中断信号的硬件模块如GPIO、定时器、串口UART、DMA控制器等。这些模块都有各自的寄存器可以设置中断相关的参数例如 使能中断启用或禁用该模块的中断功能。中断状态检查该模块是否发生了中断。中断类型设置中断的触发条件例如上升沿触发、下降沿触发或电平触发等。 中断源可以根据其设置的状态来决定是否向中断控制器发送中断请求信号。
● 中断控制器 中断控制器汇集所有中断源的信号将其发送至CPU。中断控制器可以 设置优先级为不同的中断源设置优先级以便在多重中断同时发生时确定先响应哪个中断。当有多个中断源同时申请中断时CPU会根据中断源的轻重缓急进行裁决优先响应更加紧急的中断源向CPU发出中断信号中断控制器根据优先级和屏蔽设置向CPU发送中断请求信号。CPU通过读取中断控制器寄存器来判断哪个中断源需要响应。 中断控制器的实现因芯片平台而异例如 STM32F103 使用 NVIC嵌套向量中断控制器来处理中断。ARM9 平台中通常由芯片厂商设计的特定中断控制器。Cortex A7 采用 GIC通用中断控制器具有更加复杂的中断管理功能。
● CPU
CPU会在每条指令执行后检查是否有中断请求。CPU内部的寄存器提供了中断的总开关可以通过这些寄存器来使能或禁用中断从而实现对中断响应的控制。 2.STM32F103的GPIO中断
对于GPIO中断STM32F103又引入了External interrupt/event controller (EXTI)。用来设置GPIO的中断类型如下图
对于GPIO中断STM32F103又引入了External interrupt/event controller (EXTI)。用来设置GPIO的中断类型如下图 EXTI可以给NVIC提供16个中断信号EXTI0~EXTI15。那么某个EXTIx它来自哪些GPIO呢这需要设置GPIO控制器。
2.1 GPIO控制器
STM32F103的GPIO控制器中有AFIO_EXTICR1~AFIO_EXTICR4一共4个寄存器
名为External interrupt configuration register外部中断配置寄存器。
用来选择某个外部中断EXTIx的中断源示例如下 注意从上图可知EXTI0只能从PA0、……、PG0中选择一个这也意味着PA0、……、PG0中只有一个引脚可以用于中断。这跟其他芯片不一样很多芯片的任一GPIO引脚都可以同时用于中断。 2.2 EXTI
在GPIO控制器中可以设置某个GPIO引脚作为中断源给EXTI提供中断信号。但是这个中断的触发方式是怎么的高电平触发、低电平触发、上升沿触发、下降沿触发这需要进一步设置。EXTI框图如下 沿着上面框图中的红线我们要设置
选择哪些GPIO可以发出中断EXITmuxFalling trigger selection register是否选择下降沿触发EventTriggerRising trigger selection register是否选择上升沿触发EventTriggerInterrupt mask register是否屏蔽中断允许某个EXTI中断Masking
当发生中断时可以读取下列寄存器判断是否发生了中断、发生了哪个中断
Pending reqeust register
要使用EXTI流程如下 翻译如下
配置EXTI_IMR允许EXTI发出中断配置EXTI_RTSR、EXTI_FTSR选择中断触发方式配置NVIC中的寄存器允许NVIC把中断发给CPU
2.3 NVIC
多个中断源汇聚到NVICNVIC的职责就是从多个中断源中取出优先级最高的中断向CPU发出中断信号。处理中断时程序可以写NVIC的寄存器清除中断。涉及的寄存器 我们暂时只需要关注ISER(中断设置使能寄存器)、ICPR(中断清除挂起寄存器)。要注意的是这些寄存器有很多个比如ISER0、ISER1等等。里面的每一位对应一个中断。ISER0中的bit0对应异常向量表中的第16项(向量表从第0项开始)如下图
2.4 CPU
cortex M3/M4处理器内部有这几个寄存器
2.4.1 PRIMASK 把PRIMASK的bit0设置为1就可以屏蔽所有优先级可配置的中断。 可以使用这些指令来设置它
CPSIE I ; 清除PRIMASK使能中断
CPSID I ; 设置PRIMASK禁止中断或者
MOV R0, #1
MSR PRIMASK R0 ; 将1写入PRIMASK禁止所有中断MOV R0, #0
MSR PRIMASK, R0 ; 将0写入PRIMASK使能所有中断2.4.2 FAULTMASK FAULTMASK和PRIMASK很像它更进一步出来一般的中断外把HardFault都禁止了。 只有NMI可以发生。 可以使用这些指令来设置它
CPSIE F ; 清除FAULTMASK
CPSID F ; 设置FAULTMASK或者
MOV R0, #1
MSR FAULTMASK R0 ; 将1写入FAULTMASK禁止中断MOV R0, #0
MSR FAULTMASK, R0 ; 将0写入FAULTMASK使能中断2.4.3 BASEPRI BASEPRI用来屏蔽这些中断它们的优先级其值大于或等于BASEPRI。 可以使用这些指令来设置它
MOVS R0, #0x60
MSR BASEPRI, R0 ; 禁止优先级在0x60~0xFF间的中断MRS R0, BASEPRI ; 读取BASEPRIMOVS R0, #0
MSR BASEPRI, R0 ; 取消BASEPRI屏蔽3.STM32MP157的GPIO中断
STM32MP157的GPIO中断在硬件上的框架跟STM32F103是类似的。它们的中断控制器不一样STM32MP157中使用的是GIC 3.1 GPIO控制器
对于STM32MP157除了把GPIO引脚配置为输入功能外GPIO控制器里没有中断相关的寄存器。
3.2 EXTI
GPIO引脚可以向CPU发出中断信号所有的GPIO引脚都可以吗不是的需要在EXTI控制器中设置、选择。GPIO引脚触发中断的方式是怎样的高电平触发、低电平触发、上升沿触发、下降沿触发这需要进一步设置。这些都是在EXTI中配置EXTI框图如下
3.2.1 设置EXITmux
选择哪些GPIO可以发出中断。只有16个EXTI中断从EXTI0~EXTI15每个EXTIx中断只能从PAx、PBx、……中选择某个引脚如下图所示 注意从上图可知EXTI0只能从PA0、……中选择一个这也意味着PA0、……中只有一个引脚可以用于中断。这跟其他芯片不一样很多芯片的任一GPIO引脚都可以同时用于中断。
通过EXTI_EXTICR1等寄存器来设置EXTIx的中断源是哪个GPIO引脚入下图所示 3.2.2 设置Event Trigger
设置中断触发方式 3.2.3 设置Masking
允许某个EXTI中断 3.2.4 查看中断状态、清中断 3.3 GIC
ARM体系结构定义了通用中断控制器GIC该控制器包括一组用于管理单核或多核系统中的中断的硬件资源。GIC提供了内存映射寄存器可用于管理中断源和行为以及在多核系统中用于将中断路由到各个CPU核。它使软件能够屏蔽启用和禁用来自各个中断源的中断以在硬件中对各个中断源进行优先级排序和生成软件触发中断。它还提供对TrustZone安全性扩展的支持。GIC接受系统级别中断的产生并可以发信号通知给它所连接的每个内核从而有可能导致IRQ或FIQ异常发生。
3.4 GIC
CPU的CPSR寄存器中有一位I位用来使能/禁止中断。 可以使用以下汇编指令修改I位 CPSIE I ; 清除I位使能中断CPSID I ; 设置I位禁止中断4.IMX6ULL的GPIO中断
IMX6ULL的GPIO中断在硬件上的框架跟STM32MP157是类似的。IMX6ULL中没有EXTI控制器对GPIO的中断配置、控制stm32MP157EXIT设置EXITx的某一个引脚作为中断源设置其中断的触发方式设置EXITx能否中断 在GPIO控制器里配置中断引脚、中断引脚触发方式、使能GPIO中断都在GPIO模块内部实现 4.1 GPIO控制器
4.1.1 配置GPIO中断
每组GPIO中都有对应的GPIOx_ICR1、GPIOx_ICR2寄存器(interrupt configuration register )。每个引脚都可以配置为中断引脚并配置它的触发方式 4.1.2 使能GPIO中断 4.1.3 判断中断状态、清中断 4.2 GIC
ARM体系结构定义了通用中断控制器GIC该控制器包括一组用于管理单核或多核系统中的中断的硬件资源。GIC提供了内存映射寄存器可用于管理中断源和行为以及在多核系统中用于将中断路由到各个CPU核。它使软件能够屏蔽启用和禁用来自各个中断源的中断以在硬件中对各个中断源进行优先级排序和生成软件触发中断。它还提供对TrustZone安全性扩展的支持。GIC接受系统级别中断的产生并可以发信号通知给它所连接的每个内核从而有可能导致IRQ或FIQ异常发生。
4.3 CPU
CPU的CPSR寄存器中有一位I位用来使能/禁止中断。可以使用以下汇编指令修改I位 CPSIE I ; 清除I位使能中断CPSID I ; 设置I位禁止中断
